(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-273240 (P2003-273240A)

(43)公開日 平成15年9月26日(2003.9.26)

(51) Int.Cl. ⁷		護別記号	FΙ		Ť.	-7]-ド(参考)
H01L	21/8238		H01L	27/08	3211	5 F 0 4 8
	27/092			29/78	301N	5 F 1 4 0
	29/78			27/08	3 2 1 C	

		審查請求	未請求 請求項の数41 〇L (全 42 頁)		
(21)出廢番号	特驥2002-76182(P2002-76182)	(71)出願人	000005108 株式会社日立製作所		
(22)出顧日	平成14年3月19日(2002.3.19)	(71) 出願人	東京都千代田区神田駿河台四丁目6番地		
		(74)代理人			


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 n型FET及びp型FETのドレイン電流の 増加(電流駆動能力の向上)を図る。

【解決手段】 半導体基板に形成された n型及び p型F E Tを有する半導体装置の製造であって、前記 p型F E Tのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記 n型及び p型F E T上にこれらのゲート電極を覆うようにして、前記 n型F E T の か を発生させる第1の絶縁膜を形成する(a) 工程と、エッチング処理を施して、前記 p型F E T 上の前記第1の絶縁膜を選択的に除去する(b) 工程と、前記 n型及び p型F E T 上にこれらのゲート電極を覆うようにして、前記 p型F E T 上にこれらのゲート電極を覆うようにして、前記 p型F E T の チャネル形成領域に圧縮応力を発生させる第2の絶縁膜を形成する(c) 工程と、前記 n型F E T 上の前記第2の絶縁膜を選択的に除去する(d) 工程とを有する。



【特許請求の範囲】

【請求項1】半導体基板に形成されたnチャネル導電型 電界効果トランジスタ及びpチャネル導電型電界効果ト ランジスタを有する半導体装置の製造方法であって、

前記 p チャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記 n チャネル導電型電界効果トランジスタ及び前記 p チャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記 n チャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第1の絶縁膜を形成する(a)工程と、

エッチング処理を施して、前記pチャネル導電型電界効果トランジスタ上の前記第1の絶縁膜を選択的に除去する(b)工程と、

前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第2の絶縁膜を形成する(c)工程と、

前記n チャネル導電型電界効果トランジスタ上の前記第 2の絶縁膜を選択的に除去する(d)工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】半導体基板に形成されたnチャネル導電型 電界効果トランジスタ及びpチャネル導電型電界効果ト ランジスタを有する半導体装置の製造方法であって、

前記nチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域を絶縁膜で覆った状態で、前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第1の絶縁膜を形成する(a)工程と、

エッチング処理を施して、前記nチャネル導電型電界効果トランジスタ上の前記第1の絶縁膜を選択的に除去する(b)工程と、

前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第2の絶縁膜を選択的に形成する(c)工程と、

前記p チャネル導電型電界効果トランジスタ上の前記第 2の絶縁膜を選択的に除去する(d)工程とを有することを特徴とする半導体装置の製造方法。

【請求項3】請求項1又は2に記載の半導体装置の製造 方法において、

前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁 に形成されたサイドウォールスペーサと、前記サイドウ ォールスペーサを覆うようにして形成された堆積膜とを 含むことを特徴とする半導体装置の製造方法。

【請求項4】請求項1又は2に記載の半導体装置の製造 方法において

前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁 に形成されたサイドウォールスペーサと、前記サイドウ ォールスペーサを覆うようにして形成された堆積膜とを 含み、

前記半導体領域の表面には、前記サイドウォールスペー サに整合して形成された金属・半導体反応層が設けられ ていることを特徴とする半導体装置の製造方法。

【請求項5】請求項1又は2に記載の半導体装置の製造 方法において、

前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁 に形成されたサイドウォールスペーサと、前記サイドウ ォールスペーサと前記素子分離領域との間に形成された 熱酸化膜とを含むことを特徴とする半導体装置の製造方 注

【請求項6】請求項1又は2に記載の半導体装置の製造 方法において、

前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁 に形成されたサイドウォールスペーサと、前記サイドウ ォールスペーサと前記素子分離領域との間に形成された 熱酸化膜とを含み、

前記半導体領域の表面には、前記サイドウォールスペーサに整合して形成された金属・半導体反応層が設けられていることを特徴とする半導体装置の製造方法。

【請求項7】請求項1又は2に記載の半導体装置の製造 方法において、前記(b)工程は、等方性エッチングで 行うことを特徴とする半導体装置の製

【請求項8】請求項1又は2に記載の半導体装置の製造 方法において、

前記(d)工程は、等方性エッチングで行うことを特徴とする半導体装置の製造方法。

【請求項9】請求項1又は2に記載の半導体装置の製造 方法において、

前記第1及び第2の絶縁膜は、窒化シリコン膜からなる 自己整合コンタクト用絶縁膜であることを特徴とする半 導体装置の製造方法。

【請求項10】請求項1に記載の半導体装置の製造方法 において、

(a)工程の後であって、前記(b)工程の前に、前記 第1の絶縁膜上に絶縁膜を形成する工程を有し、

前記(b)工程は、前記pチャネル導電型電界効果トランジスタ上の前記絶縁膜を選択的に除去する工程を含むことを特徴とする半導体装置の製造方法。

【請求項11】請求項1に記載の半導体装置の製造方法 において、

前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁

に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含み、

前記(b)工程の後であって、前記(c)工程の前に、前記pチャネル導電型電界効果トランジスタ側における前記堆積膜を除去する工程を有することを特徴とする半導体装置の製造方法。

【請求項12】請求項1に記載の半導体装置の製造方法 において、

前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁 に形成されたサイドウォールスペーサと、前記サイドウ ォールスペーサを覆うようにして形成された堆積膜とを 含み、

前記堆積膜を形成する工程の後であって、前記(a)工程の前に、前記nチャネル導電型電界効果トランジスタ側における前記堆積膜を除去する工程を有することを特徴とする半導体装置の製造方法。

【請求項13】請求項2に記載の半導体装置の製造方法 において、

(a)工程の後であって、前記(b)工程の前に、前記 第1の絶縁膜上に絶縁膜を形成する工程を有し、

前記(b)工程は、前記nチャネル導電型電界効果トランジスタ上の前記絶縁膜を選択的に除去する工程を含むことを特徴とする半導体装置の製造方法。

【請求項14】請求項2に記載の半導体装置の製造方法 において

前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁 に形成されたサイドウォールスペーサと、前記サイドウ ォールスペーサを覆うようにして形成された堆積膜とを 含み、

前記(b)工程の後であって、前記(c)工程の前に、前記nチャネル導電型電界効果トランジスタ側における前記堆積膜を除去する工程を有することを特徴とする半導体装置の製造方法。

【請求項15】請求項2に記載の半導体装置の製造方法 において、

前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁 に形成されたサイドウォールスペーサと、前記サイドウ ォールスペーサを覆うようにして形成された堆積膜とを 含み、

前記堆積膜を形成する工程の後であって、前記(a)工程の前に、前記pチャネル導電型電界効果トランジスタ側における前記堆積膜を除去する工程を有することを特徴とする半導体装置の製造方法。

【請求項16】半導体基板に形成された n チャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、前記 n チャネル導電型及び p チャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域上に前記ゲート電極に整合して第

1のサイドウォールスペーサを形成する(a)工程と、前記半導体領域の表面に前記第1のサイドウォールスペーサに整合して金属・半導体反応層を形成する(b)工程と、

前記金属・半導体反応層上に前記第1のサイドウォール スペーサに整合して第2のサイドウォールスペーサを形 成する(c)工程と、

前記nチャネル導電型及びpチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第1の絶縁膜を形成する(d)工程と、

エッチング処理を施して、前記pチャネル導電型電界効果トランジスタ上の前記第1の絶縁膜を選択的に除去する(e)工程と、

前記 n チャネル導電型電界効果トランジスタ及び前記 p チャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記 p チャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第2の絶縁膜を形成する(f)工程と、

前記nチャネル導電型電界効果トランジスタ上の前記第 2の絶縁膜を選択的に除去する(g)工程とを有することを特徴とする半導体装置の製造方法。

【請求項17】半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、前記nチャネル導電型及びpチャネル導電型電界効果トランジスタのゲート電極と前記半導体基板の素子分離領域との間の半導体領域上に前記ゲート電極に整合して第1のサイドウォールスペーサを形成する(a)工程と、前記半導体領域の表面に前記第1のサイドウォールスペーサに整合して金属・半導体反応層を形成する(b)工程と、

前記金属・半導体反応層上に前記第1のサイドウォールスペーサに整合して第2のサイドウォールスペーサを形成する(c)工程と、

前記nチャネル導電型及びpチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる第1の絶縁膜を形成する(d)工程と、

エッチング処理を施して、前記n チャネル導電型電界効果トランジスタ上の前記第1 の絶縁膜を選択的に除去する(e) 工程と、

前記nチャネル導電型電界効果トランジスタ及び前記p チャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる第2の絶縁膜を形成する(f)工程と、

前記pチャネル導電型電界効果トランジスタ上の前記第

2の絶縁膜を選択的に除去する(g)工程とを有することを特徴とする半導体装置の製造方法。

【請求項18】請求項16又は17に記載の半導体装置の製造方法において、

前記(e)工程は、等方性エッチングで行うことを特徴 とする半導体装置の製造方法。

【請求項19】請求項16又は17に記載の半導体装置の製造方法において、

前記第1及び第2の絶縁膜は、窒化シリコン膜からなる 自己整合コンタクト用絶縁膜であることを特徴とする半 導体装置の製造方法。

【請求項20】 半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって

引っ張り応力を持つ第1の絶縁膜を前記nチャネル導電型電界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成する(a)工程と、

前記第1の絶縁膜の引っ張り応力よりも絶対値が大きい 圧縮応力を持つ第2の絶縁膜を前記nチャネル導電型電 界効果トランジスタ及び前記pチャネル導電型電界効果 トランジスタ上にこれらのゲート電極を覆うようにして 形成する(b)工程と、

エッチング処理を施して、前記nチャネル導電型電界効果トランジスタ上の前記第2の絶縁膜を選択的に除去する(c)工程とを有することを特徴とする半導体装置の製造方法。

【請求項21】請求項20に記載の半導体装置の製造方法において、

前記第2の絶縁膜の圧縮応力は、前記第1の絶縁膜の引っ張り応力の2倍以上であることを特徴とする半導体装置の製造方法。

【請求項22】請求項20に記載の半導体装置の製造方法において、

前記(c)工程は、等方性エッチングで行うことを特徴とする半導体装置の製造方法。

【請求項23】請求項20に記載の半導体装置の製造方法において、

前記(a)工程は、前記(b)工程の前に実施することを特徴とする半導体装置の製造方法。

【請求項24】請求項20に記載の半導体装置の製造方法において、

前記第1及び第2の絶縁膜は、窒化シリコン膜からなる 自己整合コンタクト用絶縁膜であることを特徴とする半 導体装置の製造方法。

【請求項25】半導体基板に形成された n チャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、 圧縮応力を持つ第1の絶縁膜を前記 n チャネル導電型電 界効果トランジスタ及び前記pチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして 形成する(a)工程と、

前記第1の絶縁膜の圧縮応力よりも絶対値が大きい引っ 張り応力を持つ第2の絶縁膜を前記nチャネル導電型電 界効果トランジスタ及び前記pチャネル導電型電界効果 トランジスタ上にこれらのゲート電極を覆うようにして 形成する(b)工程と、

エッチング処理を施して、前記p チャネル導電型電界効果トランジスタ上の前記第2の絶縁膜を選択的に除去する(c)工程とを有することを特徴とする半導体装置の製造方法。

【請求項26】請求項25に記載の半導体装置の製造方法において、

前記第2の絶縁膜の引っ張り応力は、前記第1の絶縁膜の圧縮応力の2倍以上であることを特徴とする半導体装置の製造方法。

【請求項27】請求項25に記載の半導体装置の製造方法において、

前記(c)工程は、等方性エッチングで行うことを特徴とする半導体装置の製造方法。

【請求項28】請求項25に記載の半導体装置の製造方法において、

前記(a)工程は、前記(b)工程の前に実施することを特徴とする半導体装置の製造方法。

【請求項29】請求項25に記載の半導体装置の製造方法において、

前記第1及び第2の絶縁膜は、窒化シリコン膜からなる 自己整合コンタクト用絶縁膜であることを特徴とする半 導体装置の製造方法。

【請求項30】半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置であって、

引っ張り応力を持つ第1の絶縁膜が、前記nチャネル導電型及びpチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成され、

前記第1の絶縁膜の引っ張り応力よりも絶対値が大きい 圧縮応力を持つ第2の絶縁膜が、前記pチャネル導電型 電界効果トランジスタ上にこのゲート電極を覆うように して選択的に形成されていることを特徴とする半導体装 置。

【請求項31】請求項30に記載の半導体装置において、

前記第2の絶縁膜の圧縮応力は、前記第1の絶縁膜の引っ張り応力の2倍以上であることを特徴とする半導体装置。

【請求項32】半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置であって、

圧縮応力を持つ第1の絶縁膜が、前記 n チャネル導電型

及びpチャネル導電型電界効果トランジスタ上にこれら のゲート電極を覆うようにして形成され、

前記第1の絶縁膜の圧縮応力よりも絶対値が大きい引っ 張り応力を持つ第2の絶縁膜が、前記nチャネル導電型 電界効果トランジスタ上にこのゲート電極を覆うように して選択的に形成されていることを特徴とする半導体装 置

【請求項33】請求項32に記載の半導体装置におい で

前記第2の絶縁膜の引っ張り応力は、前記第1の絶縁膜の圧縮応力の2倍以上であることを特徴とする半導体装置。

【請求項34】請求項30又は32に記載の半導体装置において、

前記第1及び第2の絶縁膜は、窒化シリコン膜であることを特徴とする半導体装置。

【請求項35】半導体基板に形成された n チャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、引っ張り応力を持つ絶縁膜を前記 n チャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うように形成する工程と、

前記pチャネル導電型電界効果トランジスタ上の前記絶 縁膜に元素を導入して、前記絶縁膜を前記pチャネル導 電型電界効果トランジスタのチャネル形成領域に圧縮応 力を発生させる膜に変換する工程とを有することを特徴 とする半導体装置の製造方法。

【請求項36】請求項35に記載の半導体装置の製造方法において、

元素は、前記絶縁膜に含まれる元素と同一の元素である ことを特徴とする半導体装置の製造方法。

【請求項37】請求項35に記載の半導体装置の製造方法において、

前記変換工程は、前記元素導入の後、熱処理を施す工程 を有し、前記膜の体積膨張を用いることを特徴とする半 導体装置の製造方法。

【請求項38】請求項35に記載の半導体装置の製造方法において、

前記絶縁膜は、窒化シリコン膜からなる自己整合コンタクト用絶縁膜であることを特徴とする半導体装置の製造方法。

【請求項39】半導体基板に形成された n チャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタを有する半導体装置であって、

前記nチャネル導電型及びpチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして膜が形成され、

前記膜は、前記nチャネル導電型電界効果トランジスタ のチャネル形成領域に引っ張り応力を発生させる膜応力 を持つ第1の部分と、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる 膜応力を持つ第2の部分とを有し、

前記膜の第2の部分は、前記第1の部分よりも膜中の元素濃度が高いことを特徴とする半導体装置。

【請求項40】請求項38に記載の半導体装置において

前記膜は、窒化シリコン膜からなる自己整合コンタクト 用絶縁膜であることを特徴とする半導体装置。

【請求項41】半導体基板に形成された第1の電界効果トランジスタであって、そのゲート電極の側壁に設けられたサイドウォールスペーサと前記半導体基板の素子分離領域との間の半導体領域上にシリサイド層を持つ第1の電界効果トランジスタと、

前記半導体基板に形成された第2の電界効果トランジス タであって、そのゲート電極の側壁に設けられたサイド ウォールスペーサと前記半導体基板の素子分離領域との 間の半導体領域上にシリサイド層を持たない第2の電界 効果トランジスタと、

前記第1の電界効果トランジスタのチャネル形成領域に 応力を発生させる第1の絶縁膜であって、前記第1の電 界効果トランジスタ上に、そのゲート電極を覆うように して形成された第1の絶縁膜と、

前記第2の電界効果トランジスタのチャネル形成領域に 応力を発生させる第2の絶縁膜であって、前記第2の電 界効果トランジスタ上に、そのゲート電極を覆うように して形成された第2の絶縁膜とを有し、

前記第2の電界効果トランジスタの半導体領域と前記第2の絶縁膜との間には第3の絶縁膜が設けられ、

前記第1の電界効果トランジスタのシリサイド層と前記 第1の絶縁膜との間には、前記第3の絶縁膜が設けられ てないことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造技術に関し、特に、同一基板に n チャネル導電型電界効果トランジスタ及び p チャネル導電型電界効果トランジスタを有する半導体装置及びその製造技術に適用して有効な技術に関するものである。

[0002]

【従来の技術】半導体装置に搭載される電界効果トランジスタとして、例えばMISFET (Metal Insulator Semiconductor Field Effect Transistor)と呼称される絶縁ゲート型電界効果トランジスタが知られている。このMISFETは、高集積化し易いという特徴を持っていることから、集積回路を構成する回路素子として広く用いられている。

【0003】MISFETは、nチャネル導電型及びpチャネル導電型を問わず、一般的に、チャネル形成領域、ゲート絶縁膜、ゲート電極、ソース領域及びドレイ

ン領域等を有する構成となっている。ゲート絶縁膜は、 半導体基板の回路形成面(一主面)の素子形成領域に設 けられ、例えば酸化シリコン膜で形成されている。ゲー ト電極は、半導体基板の回路形成面の素子形成領域上に ゲート絶縁膜を介在して設けられ、例えば抵抗値を低減 する不純物が導入された多結晶シリコン膜で形成されて いる。チャネル形成領域は、ゲート電極と対向する半導 体基板の領域(ゲート電極直下)に設けられている。ソ ース領域及びドレイン領域は、チャネル形成領域のチャ ネル長方向における両側に設けられた半導体領域(不純 物拡散領域)で形成されている。

【0004】なお、MISFETにおいて、ゲート絶縁 膜が酸化シリコン膜からなるものは、通常、MOSFE T (Metal Oxide Semiconductor Field Effect T ransistor)と呼ばれている。また、チャネル形成領域とは、ソース領域とドレイン領域とを結ぶ電流通路(チャネル)が形成される領域を言う。また、電流が半導体基板の厚さ方向(深さ方向)に流れるものを縦型、電流が半導体基板の平面方向(表面方向)に流れるものを横型と呼んでいる。また、ソース領域と、ドレイン領域との間(ゲート電極下)のチャネル形成領域に電子のチャネル(導電通路)ができるものをn型(又はnチャネル導電型)、正孔のチャネルができるものをp型(又はpチャネル導電型)と呼んでいる。

[0005]

【発明が解決しようとする課題】ところで、O. 1μmレベル時代の超微細CMIS(Complementary MIS)プロセスでは、新素材の導入、MISFETの短チャネル効果抑制等の理由から低温化が進んでいる。これは、素子中にプロセス起因の残留応力を残しやすい。プロセス起因の残留応力は、半導体基板の回路形成面の表層部、即ちMISFETのチャネル形成領域に働く。

【0006】一般的なCMIS(相補型MIS)プロセスでは、例えば半導体基板の回路形成面上に層間絶縁膜を形成する場合、nチャネル導電型MISFET及びpチャネル導電型MISFET上で同一材料を用いてきた結果、同一チップ内においてMISFETのチャネル形成領域に働く応力はほぼ同じであった。また、通常は、プロセス的な工夫により、nチャネル導電型MISFET及びpチャネル導電型MISFETのチャネル形成領域に働く応力の低減化を図ってきた。

【0007】また、チャネル形成領域の応力に対するトランジスタ特性の変化については、ドレイン電流(Id)が流れる方向(ゲート長方向)と同じ向きに応力をかけた場合、(1)nチャネル導電型MISFETのドレイン電流は、圧縮応力で減少し、引っ張り応力で増加すること、(2)pチャネル導電型MISFETのドレイン電流は、圧縮応力で増加し、引っ張り応力で減少することが知られている。

【0008】しかし、その変化は高々数%以下であった

(文献: IEEE TRANSACTIONS ON ELECTRON DEVICES .VO L.38.NO.4.APRIL 1991 p898 \sim p900 参照)。これは、例えばゲート長寸法が $1\,\mu$ mのような長寸法のプロセス世代では、十分高温長時間のアニールがなされていたことにもよる。

【0009】本発明者等の検討によれば、MISFETのゲート長を 0.1μ m付近まで微細化し、プロセスを低温化すると、残留応力が増大し、チャネル形成領域の応力によるトランジスタ特性への影響がとても大きくなることがわかった。

【0010】例えば、MISFETの形成後に層間絶縁膜を兼ねたセルファラインコンタクト用のプラズマCVD 登化膜(プラズマCVD 法によって形成される窒化膜)の形成条件を変えると、膜中の応力が圧縮方向から引っ張り方向へと大きく変化し、これに応じてMISFETのトランジスタ特性も大きく変化することがわかった。これを図2のドレイン電流変動率の膜応力依存性に示す。但し、図中の応力の値は、MISFETのチャネル形成領域の内部応力を現すものではなく、層間絶縁膜を被膜した後のウェーハの反りから換算して求めた層間絶縁膜自身の値である。

【0011】応力による影響は、前述の文献と同じ傾向であるが、その大きさが±10~20%と一桁以上大きくなっている。更に、nチャネル導電型MISFETと pチャネル導電型MISFETとでは、膜の応力に応じてドレイン電流の増減が明らかに逆の方向を示す。

【0012】従って、層間絶縁膜等の形成条件を変えて内部応力の大きさが変わると、nチャネル導電型MISFETのドレイン電流が相反する動きを示し、両素子のドレイン電流を同時に向上できないという問題があった。

【0013】また、更に、 0.1μ mレベル以降では、この応力によるドレイン電流の変動が $\pm 10\sim 20\%$ 以上にもなり、n チャネル導電型M I S F E T とのドレイン電流のバランスが変化するという問題があった。

【 0 0 1 4 】本発明の目的は、n チャネル導電型電界効果トランジスタ及びp チャネル導電型電界効果トランジスタのドレイン電流の増加を図る(電流駆動能力の増加を図る)ことが可能な技術を提供することにある。本発明の他の目的は、n チャネル導電型電界効果トランジスタ及びp チャネル電界効果トランジスタのドレイン電流比を自由に設定することが可能な技術を提供することにある。

[0015]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 下記のとおりである。本発明の主旨は、nチャネル導電 型電界効果トランジスタ及びpチャネル導電型電界効果 トランジスタの各々のチャネル形成領域に働く応力を各 々のドレイン電流が増加する方向に膜の応力によって制御することである。 n チャネル導電型電界効果トランジスタでは、ドレイン電流の流れ方向(ゲート長方向)に沿う引っ張り応力がチャネル形成領域に働くことによってドレイン電流が増加する。 p チャネル導電型電界効果トランジスタでは、ドレイン電流の流れ方向(ゲート長方向)に沿う圧縮応力がチャネル形成領域に働くことによってドレイン電流が増加する。即ち、 n チャネル導電型電界効果トランジスタのチャネル形成領域にドレイン電流方向の引っ張り応力、 p チャネル導電型電界効果トランジスタのチャネル形成領域にドレイン電流方向の圧縮応力が働くように膜の応力によって制御する。例えば、以下のようにする。

【0016】(1)半導体基板に形成された n チャネル 導電型電界効果トランジスタ及びpチャネル導電型電界 効果トランジスタを有する半導体装置の製造方法であっ て、前記pチャネル導電型電界効果トランジスタのゲー ト電極と前記半導体基板の素子分離領域との間の半導体 領域を絶縁膜で覆った状態で、前記nチャネル導電型電 界効果トランジスタ及び前記pチャネル導電型電界効果 トランジスタ上にこれらのゲート電極を覆うようにし て、前記nチャネル導電型電界効果トランジスタのチャ ネル形成領域に引っ張り応力を発生させる第1の絶縁膜 を形成する(a)工程と、エッチング処理を施して、前 記pチャネル導電型電界効果トランジスタ上の前記第1 の絶縁膜を選択的に除去する(b)工程と、前記 n チャ ネル導電型電界効果トランジスタ及び前記pチャネル導 電型電界効果トランジスタ上にこれらのゲート電極を覆 うようにして、前記pチャネル導電型電界効果トランジ スタのチャネル形成領域に圧縮応力を発生させる第2の 絶縁膜を形成する(c)工程と、前記nチャネル導電型 電界効果トランジスタ上の前記第2の絶縁膜を選択的に 除去する(d)工程とを有する。

【0017】(2)半導体基板に形成されたnチャネル 導電型電界効果トランジスタ及びpチャネル導電型電界 効果トランジスタを有する半導体装置の製造方法であっ て、前記nチャネル導電型電界効果トランジスタのゲー ト電極と前記半導体基板の素子分離領域との間の半導体 領域を絶縁膜で覆った状態で、前記ロチャネル導電型電 界効果トランジスタ及び前記pチャネル導電型電界効果 トランジスタ上にこれらのゲート電極を覆うようにし て、前記pチャネル導電型電界効果トランジスタのチャ ネル形成領域に圧縮応力を発生させる第1の絶縁膜を形 成する(a)工程と、エッチング処理を施して、前記n チャネル導電型電界効果トランジスタ上の前記第1の絶 縁膜を選択的に除去する(b)工程と、前記nチャネル 導電型電界効果トランジスタ及び前記pチャネル導電型 電界効果トランジスタ上にこれらのゲート電極を覆うよ うにして、前記nチャネル導電型電界効果トランジスタ のチャネル形成領域に引っ張り応力を発生させる第2の 絶縁膜を選択的に形成する(c)工程と、前記pチャネル導電型電界効果トランジスタ上の前記第2の絶縁膜を選択的に除去する(d)工程とを有する。

【0018】(3)前記手段(1)又は(2)において、前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含む。

【0019】(4)前記手段(1)又は(2)において、前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサを覆うようにして形成された堆積膜とを含み、前記半導体領域の表面には、前記サイドウォールスペーサに整合して形成された金属・半導体反応層が設けられている。

【0020】(5)前記手段(1)又は(2)において、前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサと前記素子分離領域との間に形成された熱酸化膜とを含む。

【0021】(6)前記手段(1)又は(2)において、前記半導体領域を覆う絶縁膜は、前記ゲート電極の側壁に形成されたサイドウォールスペーサと、前記サイドウォールスペーサと前記素子分離領域との間に形成された熱酸化膜とを含み、前記半導体領域の表面には、前記サイドウォールスペーサに整合して形成された金属・半導体反応層が設けられている。

【0022】(7)前記手段(1)又は(2)において、前記第1及び第2の絶縁膜は、LP-CVD(Low Pressure-Chemical Vapor Deposition: 減圧気相化学成長)法、プラズマCVD法、若しくは枚葉熱CVD法等で形成された窒化シリコン膜である。

【0023】(8)半導体基板に形成されたnチャネル 導電型電界効果トランジスタ及びpチャネル導電型電界 効果トランジスタを有する半導体装置の製造方法であっ て、前記nチャネル導電型及びpチャネル導電型電界効 果トランジスタのゲート電極と前記半導体基板の素子分 離領域との間の半導体領域上に第1のサイドウォールス ペーサを形成する(a)工程と、前記半導体領域の表面 に前記第1のサイドウォールスペーサに整合して金属・ 半導体反応層を形成する(b)工程と、前記金属・半導 体反応層上に前記第1のサイドウォールスペーサに整合 して第2のサイドウォールスペーサを形成する(c)工 程と、前記nチャネル導電型及びpチャネル導電型電界 効果トランジスタ上にこれらのゲート電極を覆うように して、前記nチャネル導電型電界効果トランジスタのチ ャネル形成領域に引っ張り応力を発生させる第1の絶縁 膜を形成する(d)工程と、エッチング処理を施して、 前記pチャネル導電型電界効果トランジスタ上の前記第 1の絶縁膜を選択的に除去する(e)工程と、前記nチ

ャネル導電型電界効果トランジスタ及び前記pチャネル 導電型電界効果トランジスタ上にこれらのゲート電極を 覆うようにして、前記pチャネル導電型電界効果トラン ジスタのチャネル形成領域に圧縮応力を発生させる第2 の絶縁膜を形成する(f)工程と、前記nチャネル導電 型電界効果トランジスタ上の前記第2の絶縁膜を選択的 に除去する(g)工程とを有する。

【0024】(9)半導体基板に形成されたnチャネル 導電型電界効果トランジスタ及びpチャネル導電型電界 効果トランジスタを有する半導体装置の製造方法であっ て、前記nチャネル導電型及びpチャネル導電型電界効 果トランジスタのゲート電極と前記半導体基板の素子分 離領域との間の半導体領域上に第1のサイドウォールス ペーサを形成する(a)工程と、前記半導体領域の表面 に前記第1のサイドウォールスペーサに整合して金属・ 半導体反応層を形成する(b)工程と、前記金属・半導 体反応層上に前記第1のサイドウォールスペーサに整合 して第2のサイドウォールスペーサを形成する(c)工 程と、前記nチャネル導電型及びpチャネル導電型電界 効果トランジスタ上にこれらのゲート電極を覆うように して、前記pチャネル導電型電界効果トランジスタのチ ャネル形成領域に圧縮応力を発生させる第1の絶縁膜を 形成する(d)工程と、エッチング処理を施して、前記 n チャネル導電型電界効果トランジスタ上の前記第1の 絶縁膜を選択的に除去する(e)工程と、前記nチャネ ル導電型電界効果トランジスタ及び前記pチャネル導電 型電界効果トランジスタ上にこれらのゲート電極を覆う ようにして、前記nチャネル導電型電界効果トランジス タのチャネル形成領域に引っ張り応力を発生させる第2 の絶縁膜を形成する(f)工程と、前記pチャネル導電 型電界効果トランジスタ上の前記第2の絶縁膜を選択的 に除去する(g)工程とを有する。

【0025】(10)前記手段(8)又は(9)において、前記第1及び第2の絶縁膜は、LP-CVD法、プラズマCVD法、若しくは枚葉熱CVD法等で形成された窒化シリコン膜である。

【0026】(11) 半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置の製造方法であって、引っ張り応力を持つ第1の絶縁膜を前記nチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成する(a)工程と、前記第1の絶縁膜の引っ張り応力よりも絶対値が大きい圧縮応力を持つ第2の絶縁膜を前記nチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成する(b)工程と、エッチング処理を施して、前記nチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成する(b)工程と、エッチング処理を施して、前記nチャネル導電型電界効果トランジスタ上の前記第2の絶縁膜を選択的に除去する(c)工程とを有する。前記第2の絶縁膜の圧縮

応力は、前記第1の絶縁膜の引っ張り応力の2倍以上である。前記第1及び第2の絶縁膜は、LP-CVD法、プラズマCVD法、若しくは枚葉熱CVD法等で形成された窒化シリコン膜である。

【0027】(12)半導体基板に形成されたnチャネ ル導電型電界効果トランジスタ及びpチャネル導電型電 界効果トランジスタを有する半導体装置の製造方法であ って、圧縮応力を持つ第1の絶縁膜を前記 n チャネル導 電型電界効果トランジスタ及び前記pチャネル導電型電 界効果トランジスタ上にこれらのゲート電極を覆うよう にして形成する(a)工程と、前記第1の絶縁膜の圧縮 応力よりも絶対値が大きい引っ張り応力を持つ第2の絶 縁膜を前記 n チャネル導電型電界効果トランジスタ及び 前記pチャネル導電型電界効果トランジスタ上にこれら のゲート電極を覆うようにして形成する(b)工程と、 エッチング処理を施して、前記pチャネル導電型電界効 果トランジスタ上の前記第2の絶縁膜を選択的に除去す る(c)工程とを有する。前記第2の絶縁膜の引っ張り 応力は、前記第1の絶縁膜の圧縮応力の2倍以上であ る。前記第1及び第2の絶縁膜は、LP-CVD法、プ ラズマCVD法、若しくは枚葉熱CVD法等で形成され た窒化シリコン膜である。

【0028】(13)半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置であって、引っ張り応力を持つ第1の絶縁膜が、前記nチャネル導電型及びpチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成され、前記第1の絶縁膜の引っ張り応力よりも絶対値が大きい圧縮応力を持つ第2の絶縁膜が、前記pチャネル導電型電界効果トランジスタ上にこのゲート電極を覆うようにして選択的に形成されている。前記第2の絶縁膜の圧縮応力は、前記第1の絶縁膜の引っ張り応力の2倍以上である。前記第1及び第2の絶縁膜は、LP-CVD法、プラズマCVD法、若しくは枚葉熱CVD法等で形成された窒化シリコン膜である。

【0029】(14)半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置であって、圧縮応力を持つ第1の絶縁膜が、前記nチャネル導電型及びpチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして形成され、前記第1の絶縁膜の圧縮応力よりも絶対値が大きい引っ張り応力を持つ第2の絶縁膜が、前記nチャネル導電型電界効果トランジスタ上にこのゲート電極を覆うようにして選択的に形成されている。前記第2の絶縁膜の引っ張り応力は、前記第1の絶縁膜の圧縮応力の2倍以上である。前記第1及び第2の絶縁膜は、LP-CVD法、プラズマCVD法、若しくは枚葉熱CVD法等で形成された窒化シリコン膜である。

【0030】(15)半導体基板に形成されたnチャネ ル導電型電界効果トランジスタ及びpチャネル導電型電 界効果トランジスタを有する半導体装置の製造方法であ って、引っ張り応力を持つ絶縁膜を前記nチャネル導電 型電界効果トランジスタ及びロチャネル導電型電界効果 トランジスタ上にこれらのゲート電極を覆うように形成 する工程と、前記pチャネル導電型電界効果トランジス 夕上の前記絶縁膜に元素を導入して、前記絶縁膜を前記 p チャネル導電型電界効果トランジスタのチャネル形成 領域に圧縮応力を発生させる膜に変換する工程とを有す る。前記元素は、前記絶縁膜に含まれる元素と同一の元 素である。前記元素の導入は、前記半導体基板に対して 垂直に前記元素をイオン注入する方法、或いは前記半導 体基板に対して斜めに前記元素をイオン注入する方法で 行う。前記絶縁膜は、LP-CVD法、プラズマCVD 法、若しくは枚葉熱CVD法等で形成された窒化シリコ ン膜である。

【0031】(16)半導体基板に形成されたnチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタを有する半導体装置であって、前記nチャネル導電型及びpチャネル導電型電界効果トランジスタ上にこれらのゲート電極を覆うようにして膜が形成され、前記膜は、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる膜応力を持つ第1の部分と、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる膜応力を持つ第2の部分とを有する。前記膜の第2の部分は、前記第1の部分よりも膜中の元素濃度が高い。前記膜は、LP-CVD法、プラズマCVD法、若しくは枚葉熱CVD法等で形成された窒化シリコン膜である。

【0032】前述した手段によれば、nチャネル導電型電界効果トランジスタのチャネル形成領域に引っ張り応力、pチャネル導電型電界効果トランジスタのチャネル形成領域に圧縮応力が別々に与えられる結果、図2のように、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタの各チャネル形成領域に働く応力の大きさに応じて、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタで共にドレイン電流が増加する。

【0033】また、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのチャネル形成領域に働く応力を個別に制御できるため、nチャネル導電型電界効果トランジスタとpチャネル導電型電界効果トランジスタとのドレイン電流比を自由に制御できる。

【0034】ここでいくつかの用語について定義する。 電界効果トランジスタのチャネル形成領域に働く引っ張 り応力とは、チャネル形成領域がシリコン(Si)の場 合、Siの格子定数が平衡状態より大きくなる応力を言 う。電界効果トランジスタのチャネル形成領域に働く圧縮応力とは、チャネル形成領域がシリコン(Si)の場合、Siの格子定数が平衡状態より小さくなる応力を言う。膜がもつ引っ張り応力とは、電界効果トランジスタのチャネル形成領域に引っ張り応力を発生させる応力を言う。膜がもつ圧縮応力とは、電界効果トランジスタのチャネル形成領域に圧縮応力を発生させる応力を言う。

【0035】従って、本発明の主旨は、チャネル形成領域におけるシリコン原子の原子間距離が、nチャネル導電型電界効果トランジスタとpチャネル導電型電界効果トランジスタとで異なっている、言い換えると歪みの大きさが異なっていること、更にはシリコン原子間距離が、pチャネル導電型電界効果トランジスタのチャネル形成領域よりも、nチャネル導電型電界効果トランジスタのチャネル形成領域で大きいことを意味している。

【0036】本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。なお、本発明者は、本発明を成す過程で新たな問題点を見出した。この問題点については、本発明を適用した実施の形態と共に説明する。

[0037]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、図面を見易くするため、断面を示すハッチングは一部省略している。

【0038】(実施形態1)本実施形態1では、電源電圧が $1\sim1$.5V、ゲート長が0. $1\sim0$. 14μ m程度の相補型MISFETを有する半導体装置に本発明を適用した例について説明する。

【0039】図1は、本発明の実施形態1である半導体装置の概略構成を示す模式的断面図であり、図2は、ドレイン電流変動率の膜応力依存性を示す特性図であり、図3及び図4は、電流方向と膜応力方向との関係を示す模式的平面図及び模式的断面図であり、図5乃至図19は、図1の半導体装置の製造工程中における模式的断面図であり、図20乃至図23は、本発明を成す過程で本発明者によって見出された問題点を説明するための模式的断面図である。

【0040】図1、図5乃至図19において、向かって 左側がnチャネル導電型MISFET (n-ch MISFET) であり、右側がpチャネル導電型MISFET (p-ch M ISFET) である。

【0041】図1に示すように、本実施形態の半導体装置は、半導体基板として例えば単結晶シリコンからなるp型シリコン基板(以下、単にp型基板と呼ぶ)1を主体に構成されている。p型基板1の回路形成面(一主面)はnMIS形成領域(第1の素子形成領域)1n及びpMIS形成領域(第2の素子形成領域)1pを有

し、このnMIS形成領域1n及びpMIS形成領域1pは素子分離領域である例えば浅溝アイソレーション(SGI: Shallow Groove Isolation)領域4によって互いに区画されている。nMIS形成領域1nにはp型ウエル領域2及びnチャネル導電型MISFET(以下、単にn型MISFETと呼ぶ)が形成され、pMIS形成領域1pにはn型ウエル領域3及びpチャネル導電型MISFET(以下、単にp型MISFETと呼ぶ)が形成されている。浅溝アイソレーション領域4は、p型基板1の回路形成面に浅溝を形成し、その後、浅溝の内部に絶縁膜(例えば酸化シリコン膜)を選択的に埋め込むことによって形成される。本実施形態のn型及びp型MISFETは、電流がp型基板1の平面方向に流れる横型構造になっている。

【0042】n型MISFETは、主に、チャネル形成領域、ゲート絶縁膜5、ゲート電極6、サイドウォールスペーサ9、ソース領域及びドレイン領域を有する構成となっている。ソース領域及びドレイン領域は、n型半導体領域(エクステンション領域)7及びn型半導体領域10を有する構成となっている。n型半導体領域7はゲート電極6に対して自己整合で形成され、n型半導体領域10はゲート電極6の側壁に設けられたサイドウォールスペーサ9に対して自己整合で形成されている。n型半導体領域10はn型半導体領域7よりも高い不純物濃度で形成されている。

【0043】p型MISFETは、主に、チャネル形成領域、ゲート絶縁膜5、ゲート電極6、サイドウォールスペーサ9、ソース領域及びドレイン領域を有する構成となっている。ソース領域及びドレイン領域は、p型半導体領域(エクステンション領域)8及びp型半導体領域11を有する構成となっている。p型半導体領域8はゲート電極6に対して自己整合で形成され、p型半導体領域11はゲート電極6の側壁に設けられたサイドウォールスペーサ9に対して自己整合で形成されている。p型半導体領域11はp型半導体領域8よりも高い不純物濃度で形成されている。

【0044】ゲート電極6、n型半導体領域10、p型半導体領域11の夫々の表面には、低抵抗化を図るためのシリサイド層(金属・半導体反応層)12が形成されている。ゲート電極6の表面に設けられたシリサイド層12、n型半導体領域10及びp型半導体領域11の表面に設けられたシリサイド層12は、ゲート電極6の側壁に設けられたサイドウォールスペーサ9に対して自己整合で形成されている。これらのシリサイド層12は、例えば、サリサイド(Salicide: Self Aligned Silicide)技術によって形成されている。即ち、本実施形態のn型及びp型MISFETは、サリサイド構造になっている。

【0045】p型基板1の回路形成面上には、例えば酸化シリコン膜からなる層間絶縁膜16が形成されてい

る。層間絶縁膜16は、p型基板1の回路形成面を覆うようにして形成されている。n型MISFETと層間絶縁膜16との間には、p型基板1の回路形成面に引っ張り応力を発生させる膜として第1の窒化膜である例えば窒化シリコン膜14aが形成されている。p型MISFETと層間絶縁膜16との間には、p型基板1の回路形成面に圧縮応力を発生させる膜として第2の窒化膜である例えば窒化シリコン膜14bが形成されている。本実施形態において、窒化シリコン膜14aはn型MISFET上にそのゲート電極6を覆うようにして選択的に形成され、窒化シリコン膜14bはp型MISFET上にそのゲート電極6を覆うようにして選択的に形成され、窒化シリコン膜14bはp型MISFET上にそのゲート電極6を覆うようにして選択的に形成されている。

【0046】n型MISFETと窒化シリコン膜14a との間、並びにp型MISFETと窒化シリコン膜14 bとの間には、例えば酸化シリコン膜からなる絶縁膜1 3が形成されている。絶縁膜13は、p型基板1の回路 形成面上にn型及びp型MISFETを覆うようにして 形成されている。

【0047】窒化シリコン膜14aと層間絶縁膜16との間には、例えば酸化シリコン膜からなる絶縁膜15が形成されている。この絶縁膜15は、窒化シリコン膜14aを覆うようにして選択的に形成されている。

【0048】n半導体領域10及びp型半導体領域11 上には、層間絶縁膜16の表面からシリサイド層12に 到達するソース・ドレイン用コンタクト孔18が形成され、このソース・ドレイン用コンタクト孔18の内部に は導電性プラグ19が埋め込まれている。n半導体領域 10及びp型半導体領域11は、シリサイド層12及び 導電性プラグ19を介在して、層間絶縁膜16上を延在 する配線20と電気的に接続されている。

【0049】ゲート電極6上には、図示していないが、層間絶縁膜16の表面からシリサイド層12に到達するゲート用コンタクト孔が形成され、このゲート用コンタクト孔の内部には導電性プラグ19が埋め込まれている。ゲート電極6は、シリサイド層12、及びゲート用コンタクト孔の内部の導電性プラグ19を介在して、層間絶縁膜16上を延在する配線20と電気的に接続されている。

【0050】ソース・ドレイン用コンタクト孔18及び ゲート用コンタクト孔は、窒化シリコン膜14a及び1 4bをエッチングストッパ膜として用いるSAC(Self Aligned Contact hole)技術によって形成されてい る。即ち、窒化シリコン膜14a及び14bは、自己整 合コンタクト用絶縁膜として使用されている。

【0051】窒化シリコン膜14a及び14bは、例えばプラズマCVD(Chemical Vapor Deposition)法によって形成されている。この窒化シリコン膜14a及び14bは、その形成条件(反応ガス、圧力、温度、高

周波電力等)を変えることで、p型基板1の回路形成面に発生させる応力を制御することが可能である。本実施形態において、窒化シリコン膜14aは、例えば膜形成時の高周波電力を300~400Wと低電力化して、p型基板1の回路形成面に発生させる応力を引っ張り方向に制御したものである。窒化シリコン膜14bは、例えば膜形成時の高周波電力を600~700Wと高電力化して、p型基板1の回路形成面に発生させる応力を圧縮方向に制御したものである。

【0052】このようにして形成された窒化シリコン膜14aには+700~+800MPa程度の引っ張り応力が存在し、窒化シリコン膜14bには-900~-1000MPa程度の圧縮応力が存在するため、n型MISFETのチャネル形成領域には引っ張り応力が発生し、p型MISFETのチャネル形成領域には圧縮応力が発生する。この結果、図2に示すように、窒化シリコン膜14a及び14bを被膜していない場合と比較して、n型MISFETのドレイン電流は10~15%向上し、p型MISFETのドレイン電流は15~20%向上した。なお、これらの応力は、前述のように、主として、チャネル形成領域を流れるドレイン電流(Id)の方向(ゲート長方向)と同じ向きにかかる。

【0053】ここで、MISFETのチャネル形成領域に発生する応力について、簡略した図及び本実施形態と一部異なる符号を用いて説明する。図3及び図4に示すMISFETは本実施形態と同様にサリサイド構造になっており、符号30はMISFETのチャネル形成領域、符号31はチャネル形成領域30を流れるドレイン電流の方向、符号32はゲート電極6に整合して形成された半導体領域、符号33はサイドウォールスペーサ9に整合して形成された半導体領域、符号34はチャネル形成領域30に応力を発生させるための膜、符号35a及び35bは段差部である。

【0054】図3及び図4に示すように、MISFET は、ゲート電極6の側壁にゲート電極6を囲むようにし てサイドウォールスペーサ9が設けられた構造になって いる。ゲート電極6及びサイドウォールスペーサ9は基 板から突出しているため、ゲート電極6及びサイドウォ ールスペーサ9による段差部(35a,35b)が形成 されている。このような構造のMISFET上に、その ゲート電極6を覆うようにして、チャネル形成領域30 に応力(引っ張り応力、若しくは圧縮応力)を発生させ る膜34を形成した場合、ゲート長方向Xにおける段差 部35aの最下部及びゲート幅方向Yにおける段差部3 5 b の最下部に膜 3 4 による応力が集中するため、ゲー ト長方向Xにおける段差部35aの最下部を起点とする ゲート長方向の膜応力がチャネル形成領域30に働くと 共に、ゲート幅方向Yにおける段差部35bの最下部を 起点とするゲート幅方向の膜応力がチャネル形成領域3 0に働く。即ち、膜34による応力が引っ張り応力の場 合は、チャネル形成領域30にゲート長方向及びゲート 幅方向の引っ張り応力が発生し、膜34による応力が圧 縮応力の場合は、チャネル形成領域30にゲート長方向 及びゲート幅方向の圧縮応力が発生する。

【0055】しかしながら、ゲート電極6のゲート長方向Xにおける長さは、そのゲート幅方向Yにおける長さと比較して圧倒的に小さいため、ゲート幅方向Yにおける段差部35bの最下部に集中する引っ張り応力、若しくは圧縮応力によってチャネル形成領域30に発生するゲート幅方向の引っ張り応力、若しくは圧縮応力は極めて小さい。従って、膜34によってチャネル形成領域30に発生する応力は、実質的に、ゲート長方向の引っ張り応力、若しくは圧縮応力、言い換えればドレイン電流方向31に沿う引っ張り応力、若しくは圧縮応力のみと見なすことができる。

【0056】p型MISFETにおいては、チャネル形成領域30にゲート幅方向の圧縮応力をかけた場合、ドレイン電流は減少すると報告されている。膜34によるチャネル形成領域30の応力制御では、前述したように、チャネル形成領域30に発生するゲート幅方向の圧縮応力は極めて小さいため、p型MISFETのドレイン電流増加を効率良く行うことができる。従って、膜34によるチャネル形成領域30の応力制御は、p型電界効果トランジスタに対して特に有効である。

【0057】なお、膜34の応力によってチャネル形成領域30に発生する応力は、膜応力の起点がチャネル形成領域30から離れる(遠ざかる)に従って減少するため、膜応力の起点は出来るだけチャネル形成領域30に近づけることが望ましい。前述の説明では、ゲート電極6及びサイドウォールスペーサ9による段差部(35a,35b)の最下部が膜応力の起点となるが、サイドウォールスペーサ9を持たないMISFETの場合は、ゲート電極6の側壁の最下部が膜応力の起点となる。

【0058】次に、本実施形態1の半導体装置の製造について、図5乃至図19を用いて説明する。まず、比抵抗10Ωcmを有する単結晶シリコンからなるp型基板1を準備し、その後、図5に示すように、p型基板1の回路形成面にp型ウエル領域2及びn型ウエル領域3を選択的に形成する。

【0059】次に、図5に示すように、p型基板1の回路形成面に、nMIS形成領域(第1の素子形成領域) 1n及びpMIS形成領域(第2の素子形成領域)1pを区画する素子分離領域として、浅溝アイソレーション領域4を形成する。この浅溝アイソレーション領域4は、p型基板1の回路形成面に浅溝(例えば300[nm]程度の深さの溝)を形成し、その後、p型基板1の回路形成面上に例えば酸化シリコン膜からなる絶縁膜をCVD法で形成し、その後、絶縁膜が浅溝の内部のみ残るようにCMP(化学的機械研磨:Chemical Mechanical Polishing)法で平坦化することによって形成さ れる。

【0060】次に、図6に示すように、熱処理を施して p型基板1の回路形成面のnMIS形成領域1n及びp MIS形成領域1pに例えば厚さが2~3nm程度の酸 化シリコン膜からなるゲート絶縁膜5を形成し、その 後、p型基板1の回路形成面上の全面に例えば150~ 200nm程度の厚さの多結晶シリコン膜をCVD法で 形成し、その後、多結晶シリコン膜にパターンニングを 施してゲート電極6を形成する。多結晶シリコン膜に は、抵抗値を低減する不純物がその堆積中又は堆積後に 導入される。

【0061】次に、図6に示すように、ゲート電極6が 形成されていないp型ウエル領域2の部分に不純物とし て例えば砒素(As)をイオン打込み法で選択的に導入 して一対の n型半導体領域 (エクステンション領域) 7 を形成し、その後、ゲート電極6が形成されていないn 型ウエル領域3の部分に不純物として例えば二フッ化ボ ロン(BF2)をイオン打込み法で選択的に導入して一 対のp型半導体領域(エクステンション領域)8を形成 する。 n型半導体領域7の形成は、pMIS形成領域1 pをフォトレジストマスクで覆った状態で行なう。ま た、p型半導体領域8の形成は、nMIS形成領域1n をフォトレジストマスクで覆った状態で行なう。砒素の 導入は、加速エネルギー1~5KeV、ドーズ量1~2 $\times 10^{15}$ $/ cm^2$ の条件で行なう。また、二フッ化ボ ロンの導入は、加速エネルギー1~5KeV、ドーズ量 1~2×10¹⁵ / c m² の条件で行なう。n型半導体 領域7及びp型半導体領域8は、ゲート電極6に整合し て形成される。なお、不純物を導入して半導体領域 (7,8)を形成した後、この半導体領域(7,8)を 活性化する熱処理が施される。

【0062】次に、図6に示すように、ゲート電極6の側壁に例えばゲート長方向の膜厚が50~70nm程度のサイドウォールスペーサ9を形成する。サイドウォールスペーサ9は、p型基板1の回路形成面上の全面に例えば酸化シリコン膜又は窒化シリコン膜からなる絶縁膜をCVD法で形成し、その後、絶縁膜にRIE(Reactive Ion Etching)等の異方性エッチングを施すことによって形成される。サイドウォールスペーサ9はゲート電極6に整合して形成される。

【0063】次に、図6に示すように、ゲート電極6及びサイドウォールスペーサ9が形成されていないp型ウエル領域2の部分に不純物として例えば砒素(As)をイオン打込み法で選択的に導入して一対のn型半導体領域10を形成し、その後、ゲート電極6及びサイドウォールスペーサ9が形成されていないn型ウエル領域3の部分に不純物として例えばニフッ化ボロン(BF₂)をイオン打込み法で選択的に導入して一対のp型半導体領域11を形成する。n型半導体領域10の形成は、pMIS形成領域1pをフォトレジストマスクで覆った状態

で行なう。また、p型半導体領域 11 の形成は、nMI S形成領域 1 nをフォトレジストマスクで覆った状態で行なう。砒素の導入は、加速エネルギー35~45 Ke V、ドーズ量 2 ~4 × 10^{15} / c m² の条件で行なう。また、二フッ化ボロンの導入は、加速エネルギー40~50 Ke V、ドーズ量 2 ~4 × 10^{15} / c m² の条件で行なう。n型半導体領域 10 及び p型半導体領域 11 は、サイドウォールスペーサ9 に整合して形成される。なお、不純物を導入して半導体領域 (10,11) を形成した後、この半導体領域 (10,11) を活性化するための熱処理が施される。

【0064】この工程において、ゲート電極6に整合して形成されたn型半導体領域7及びサイドウォールスペーサ9に整合して形成されたn型半導体領域10を有するソース領域及びドレイン領域が形成される。また、ゲート電極6に整合して形成されたp型半導体領域8及びサイドウォールスペーサ9に整合して形成されたp型半導体領域11を有するソース領域及びドレイン領域が形成される。また、横型のn型及びp型MISFETが形成される。

【0065】次に、自然酸化膜等を除去してゲート電極6及び半導体領域(10,11)の表面を露出させた後、図7に示すように、これらの表面上を含むp型基板1の回路形成面上の全面に高融点金属膜として例えばコバルト(Co)膜12aをスパッタ法で形成し、その後、図8に示すように、熱処理を施し、ゲート電極6のシリコン(Si)とコバルト膜12aのCoとを反応させてゲート電極6の表面に金属・半導体反応層であるシリサイド(CoSix)層12を形成すると共に、半導体領域(10,11)のSiとコバルト膜12aのCoとを反応させて半導体領域(10,11)の表面にシリサイド(CoSix)層12を形成し、その後、図9に示すように、シリサイド層12を形成し、その後、図9に未反応のコバルト膜12aを選択的に除去し、その後、熱処理を施してシリサイド層12を活性化する。

【0066】この工程において、ゲート電極6の表面に設けられたシリサイド層12及び半導体領域(10,11)の表面に設けられたシリサイド層12は、サイドウォールスペーサ9に整合して形成される。また、サリサイド構造のn型及びp型MISFETが形成される。

【0067】次に、図10に示すように、n型及びp型MISFET上を含むp型基板1の回路形成面上の全面に、例えば5~10nm程度の厚さの酸化シリコン膜からなる絶縁膜13をCVD法で形成する。この工程において、ゲート電極6のシリサイド層12、半導体領域(10,11)のシリサイド層12、並びにサイドウォールスペーサ9等は、絶縁膜13で覆われる。

【0068】次に、図11に示すように、n型及びp型MISFET上を含むp型基板1の回路形成面上の全面に、絶縁膜として例えば100~120nm程度の厚さ

の窒化シリコン膜14aをプラズマCVD法で形成する。窒化シリコン膜14aの形成は、例えば高周波電力350~400W、或いはチャンバー内圧力300~350Torrの条件で行なう。

【0069】この工程において、n型及びp型MISF ETは、窒化シリコン膜14aで覆われる。また、ゲート電極6のシリサイド層12、半導体領域(10,11)、並びサイドウォールスペーサ9等は、絶縁膜13を介在して窒化シリコン膜14aで覆われる。

【0070】次に、図12に示すように、n型及びp型MISFET上を含むp型基板1の回路形成面上の全面に、例えば50nm程度の厚さの酸化シリコン膜からなる絶縁膜15をCVD法で形成する。この工程において、窒化シリコン膜14aは、絶縁膜15で覆われる。

【0071】次に、図13に示すように、絶縁膜15上 に、nMIS形成領域1n(n型MISFET)上を選 択的に覆うフォトレジストマスクRM1を形成する。

【0072】次に、フォトレジストマスクRM1をエッチングマスクにしてエッチング処理を施して、図14に示すように、pMIS形成領域1p上(p型MISFET上)の絶縁膜15、並びに窒化シリコン膜14aを順次除去する。絶縁膜15の加工はウエットエッチングで行い、窒化シリコン膜14aの加工は等方性ドライエッチングで行う。

【0073】この工程において、n型MISFET上にそのゲート電極6を覆うようにして窒化シリコン膜14 aが選択的に形成される。このようにして窒化シリコン膜14 aを選択的に形成することにより、窒化シリコン膜14 aによってn型MISFETのチャネル形成領域に引っ張り応力を選択的に発生させることができる。

【0074】また、この工程において、p型MISFE Tでは、ゲート電極6の表面のシリサイド層12、p型半導体領域11の表面のシリサイド層12、並びにサイドウォールスペーサ9が絶縁膜13によって覆われているため、これらのシリサイド層12並びにサイドウォールスペーサ9が窒化シリコン膜14aの加工時のオーバーエッチングによって削られてしまう不具合を抑制することができる。即ち、絶縁膜13は、窒化シリコン膜14aの加工時におけるエッチングストッパの役割を果たす。

【0075】なお、この工程において、絶縁膜13が存在しなかった場合、窒化シリコン膜14aの加工時のオーバーエッチングによって問題が生じる。この問題については後で詳細に説明する。

【0076】次に、フォトレジストマスクRM1を除去した後、図15に示すように、絶縁膜15上を含むp型基板1の回路形成面上の全面に、絶縁膜として例えば100nm程度の厚さの窒化シリコン膜14bをプラズマCVD法で形成する。窒化シリコン膜14bの形成は、例えば高周波電力600~700W、或いはチャンバー

内圧力5~10Torrの条件で行なう。

【0077】この工程において、n型及びp型M I S F E T は、窒化シリコン膜 14 b で覆われる。また、n型 M I S F E T 上の窒化シリコン膜 14 a は絶縁膜 15 を介在して窒化シリコン膜 14 b で覆われる。

【0078】次に、図16に示すように、窒化シリコン膜14 b上に、pMIS形成領域1p(p型MISFE T)上を選択的に覆うフォトレジストマスクRM2を形成する。

【0079】次に、フォトレジストマスクRM2をエッチングマスクにしてエッチング処理を施して、図17に示すように、nMIS形成領域1n上(n型MISFET上)の窒化シリコン膜14bを除去する。窒化シリコン膜14bの加工は等方性ドライエッチングで行う。

【0080】この工程において、p型MISFET上にそのゲート電極6を覆うようにして窒化シリコン膜14 bが選択的に形成される。このようにして窒化シリコン膜14bを選択的に形成することにより、窒化シリコン膜14bによってp型MISFETのチャネル形成領域に圧縮応力を選択的に発生させることができる。

【0081】また、この工程において、n型MISFE T上の窒化シリコン膜14aは絶縁膜15によって覆われているため、この窒化シリコン膜14aが窒化シリコン膜14bの加工時のオーバーエッチングによって削られてしまう不具合を抑制することができる。即ち、絶縁膜15は、窒化シリコン膜14bの加工時におけるエッチングストッパの役割を果たす。

【0082】次に、フォトレジストマスクRM2を除去した後、図18に示すように、n型及びp型MISFE T上を含むp型基板1の回路形成面上の全面に例えば酸化シリコン膜からなる層間絶縁膜16をプラズマCVD法で形成し、その後、層間絶縁膜16の表面をCMP法で平坦化する。

【0083】次に、図18に示すように、層間絶縁膜16中に、Ar, Ge, Si, As, Sb, In, BF_2 等の不純物17をイオン打ち込み法で導入して、層間絶縁膜16中の結晶性を破壊する。この工程において、層間絶縁膜16の応力が緩和されるため、層間絶縁膜16の応力がMISFETのチャネル形成領域に働く影響を抑制することができる。なお、層間絶縁膜16の断面を観察すると明らかに破壊された跡が残る。

【0084】次に、図19に示すように、半導体領域(11,12)上に、層間絶縁膜16の表面からシリサイド層12に到達するソース・ドレイン用コンタクト孔18を形成する。ソース・ドレイン用コンタクト孔18の形成は、窒化シリコン膜(14a,14b)をエッチングストッパとするSAC技術で行う。具体的には、まず、半導体領域(10,11)と対向する位置にコンタクト孔用の開口パターンを持つフォトレジストマスクを層間絶縁膜16上に形成し、その後、前記フォトレジス

トマスクをエッチングマスクにして、層間絶縁膜16、 絶縁膜15,窒化シリコン膜(14a,14b)及び絶 縁膜13に異方性ドライエッチングを順次施す。層間絶 縁膜16及び絶縁膜15のエッチングは、窒化シリコン 膜(14a,14b)に対して選択比がとれる条件で行 う。窒化シリコン膜(14a,14b)のエッチング は、絶縁膜13に対して選択比がとれる条件で行う。絶 縁膜13のエッチングは、シリサイド層12、及びp型 基板1に対して選択比がとれる条件で行う。なお、絶縁 膜13のエッチングは、空化シリコン膜(14a,14 b)の加工時のオーバーエッチングで行っても良い。

【0085】次に、図示していないが、ソース・ドレイン用コンタクト孔18の形成と同様の方法で、ゲート電極6上に層間絶縁膜16の表面からシリサイド層12に到達するゲート用コンタクト孔を形成する。

【0086】次に、ソース・ドレイン用コンタクト孔18の内部、及びゲート用コンタクト孔の内部に金属等の導電物を埋め込んで導電性プラグ19を形成し、その後、層間絶縁膜16上に配線20を形成することにより、図1に示す構造となる。

【0087】次に、本発明を成す過程で本発明者が見出 した問題点と共に本発明について説明する。p型MIS FET上の窒化シリコン膜14aを異方性ドライエッチ ングで除去した場合、異方性ドライエッチングとしては サイドウォールスペーサ9の側壁に沿う窒化シリコン膜 14 aの部分の膜厚が実行的に厚く見えるため、図20 に示すように、サイドウォールスペーサ9の側壁に窒化 シリコン膜14aの一部が残存する。このままの状態 で、pMISFET上に窒化シリコン膜14bを形成し た場合、図21に示すように、ゲート電極6、サイドウ ォールスペーサ9及び一部の窒化シリコン膜14aによ る段差部35aの最下部に窒化シリコン膜14bの応力 が集中するため、窒化シリコン膜14bの応力の起点が サイドウォールスペーサ9の側壁に残存する窒化シリコ ン膜14aによってp型MISFETのチャネル形成領 域から離れてしまい、窒化シリコン膜14bの膜応力に よってチャネル形成領域に圧縮応力を発生させる効果が 減少してしまう。また、逆の応力作用を持つ窒化シリコ ン膜14aがサイドウォールスペーサ9の側壁に残存す るため、窒化シリコン膜14bによってチャネル形成領 域に圧縮応力を発生させる効果が更に減少してしまう。 従って、p型MISFET上の窒化シリコン膜14aの 除去では、段差部にエッチング残りが発生しない等方性 ドライエッチングで行うことが有効である。しかしなが ら、p型MISFET上の窒化シリコン膜14aを等方 性ドライエッチングで除去した場合、新たな問題が発生 する。

【0088】窒化シリコン膜の等方性ドライエッチング としては、一般的に、 CF_4 又は CF_6 等のフッ化ガス を用いた等方性プラズマエッチングが使用されている。 この等方性プラズマエッチングでは、酸化シリコン膜や シリサイド層に対しては選択比をとることができるが、 シリコンに対しては選択比をとることができない。

【0089】酸化シリコン膜からなるサイドウォールス ペーサ9は、窒化シリコン膜14aの等方性プラズマエ ッチングに対して選択性をもつが、窒化シリコン膜14 aの加工時のオーバーエッチングによって若干エッチン グされるため、サイドウォールスペーサ9の全体の膜厚 がゲート電極6に向かって後退する。一方、p型半導体 領域11の表面のシリサイド層12はサイドウォールス ペーサ9に整合して形成されている。従って、窒化シリ コン膜14 aの加工時のオーバーエッチングによるサイ ドウォールスペーサ9の後退によって、図22に示すよ うに、サイドウォールスペーサ9とシリサイド層12と の間にシリコンの露出部a1が形成されてしまう。窒化 シリコン膜の等方性プラズマエッチングは、シリコンに 対して選択比をとることができないため、窒化シリコン 膜14aの加工時のオーバーエッチングによって露出部 1aからp型基板1が削られてしまい、ゲート電極6が 剥がれる等の不具合が発生してしまう。

【0090】また、シリサイド層12は、窒化シリコン膜14aの等方性プラズマエッチングに対して選択性をもつが、窒化シリコン膜14aの加工時のオーバーエッチングによって若干エッチングされるため、シリサイド層12の膜厚が薄くなる。シリサイド層12は、MISFETの微細化に伴うゲート抵抗の増加やソース・ドレイン抵抗の増加を抑制するために、ゲート電極6の表面やp型半導体領域11の表面に設けられている。従って、窒化シリコン膜14aの加工時のオーバーエッチングによってシリサイド層12の膜厚が薄くなると、MISFETの微細化に伴うゲート抵抗の増加やソース・ドレイン抵抗の増加を抑制する効果が減少してしまう。

【0091】また、サリサイド構造のp型MISFET の場合は、シリサイド層12がエッチングストッパの役目を果たすため、ゲート電極6においてはシリサイド層12下の多結晶シリコン膜、ソース領域及びドレイン領域においてはシリサイド層12下のp型半導体領域11が窒化シリコン膜14aの加工時のオーバーエッチングによって削られてしまうことはないが、ゲート電極6の表面やp型半導体領域11の表面にシリサイド層12を持たない構造の場合は、図23に示すように、ゲート電極6の多結晶シリコン膜、ソース領域及びドレイン領域のp型半導体領域11が削られてしまい、これらの厚さが減少してしまうため、ゲート抵抗及びソース・ドレイン抵抗が増加してしまう。ゲート抵抗の増加はスイッチング速度の低下を招き、ソース・ドレイン抵抗の増加は電流駆動能力の低下を招く。

【0092】従って、p型MISFET上の窒化シリコン膜14aの除去は、段差部にエッチング残りが発生しない等方性ドライエッチングで行うことが有効である

が、窒化シリコン膜14aの加工を等方性ドライエッチングで行うためには、前述の問題を解決する必要がある。

【0093】本発明者の検討によれば、サイドウォールスペーサ9の後退に関する問題は、n型及びp型MISFET上に、これらのゲート電極6を覆うようにして窒化シリコン膜14aを形成する前に、少なくともp型半導体領域11におけるシリサイド層12のサイドウォールスペーサ側の端部上をエッチングストッパとして機能する絶縁膜で覆っておくことにより解決することができる。

【0094】また、シリサイド層12の削れに関する問題は、n型及びp型MISFET上にこれらのゲート電極6を覆うようにして窒化シリコン膜14aを形成する前に、シリサイド層12の全体をエッチングストッパとして機能する絶縁膜で覆っておくことにより解決することができる。

【0095】また、シリサイド層12をもたない構造に関する問題は、n型及びp型MISFET上にこれらのゲート電極6を覆うようにして窒化シリコン膜14aを形成する前に、ゲート電極6の表面やp型半導体領域11の表面をエッチングストッパとして機能する絶縁膜で覆っておくことにより解決することができる。絶縁膜としては、窒化シリコン膜14aの等方性プラズマエッチングに対して選択性をもつもの、例えば酸化シリコン膜が望ましい。

【0096】前述の実施形態1では、図10及び図11に示すように、窒化シリコン膜14aを形成する前に、酸化シリコン膜からなる絶縁膜13をCVD法で形成している。CVD法、即ち堆積法で絶縁膜13を形成する場合、p型MISFET上において、ゲート電極6の表面のシリサイド層12、p型半導体領域11の表面におけるシリサイド層12、p型半導体領域11の表面におけるシリサイド層12のサイドウォール9側の端部、並びにサイドウォールスペーサ9を絶縁膜13で覆うことができょ

【0097】従って、p型MISFET上の窒化シリコン膜14bの除去は、図14に示すように、ゲート電極6の表面のシリサイド層12、p型半導体領域11の表面のシリサイド層12、p型半導体領域11の表面におけるシリサイド層12のサイドウォール9側の端部、並びにサイドウォールスペーサ9を絶縁膜13で覆った状態で行われるため、サイドウォールスペーサ9の後退に関する問題、シリサイド層12の削れに関する問題を一気に解決することができる。

【0098】このように、本実施形態1によれば、n型MISFETのチャネル形成領域に引っ張り応力、p型MISFETのチャネル形成領域に圧縮応力が別々に与えられる結果、n型MISFET及びp型MISFETの各チャネル形成領域に働く応力の大きさに応じて、n

型MISFET及びp型MISFETで共にドレイン電流が増加する。

【0099】また、n型MISFET及びp型MISFETのチャネル形成領域に働く応力を個別に制御できるため、n型MISFETとp型MISFETとのドレイン電流比を自由に制御できる。

【0100】また、n型MISFET及びp型MISFETのドレイン電流を同時に増加することができるため、<math>n型及びp型MISFETを有する半導体装置の高速化を図ることができる。

【0101】また、p型MISFET上の窒化シリコン膜14aを等方性ドライエッチングで除去する時に生じる、サイドウォールスペーサ9の後退に関する問題やシリサイド層12の削れに関する問題を解決することができるため、製造歩留まり及び信頼性が高い半導体装置を提供することができる。

【0102】なお、窒化シリコン膜の形成方法を変えて 膜応力を変える方法としては、前記実施形態の高周波電 力を変える方法の他に、下記の方法があげられる。

(1)原料ガスを変える方法として、窒化シリコン膜14aの形成には SiH_4 と NH_3 と N_2 を使用し、窒化シリコン膜14bの形成には NH_3 を除いて SiH_4 と N_2 を使用する、(2)形成温度を変える方法として、窒化シリコン膜14bの形成時よりも、窒化シリコン膜14bの形成時よりも、窒化シリコン膜14bの形成時よりも、窒化シリコン膜14bの形成時よりも、窒化シリコン膜14aの形成時の圧力を高くする、などである。むろん、前記いずれの組み合わせを複合させてもよい。要はいかに窒化シリコン膜14aを引っ張り応力側に、窒化シリコン膜14bを圧縮応力側にするかが重要である。

【0103】また、枚葉熱CVD法を用いた窒化膜の形成方法としては、膜形成時の圧力を下げるほど、また温度を高くするほど膜応力を引っ張り側にでき、窒化シリコン膜14aに好適である。

【0104】図24は、本発明の実施形態1の変形例である半導体装置の製造工程中における模式的断面図である。図24において、向かって左側がn型MISFETであり、右側がp型MISFETである。

【0105】前述の実施形態1では、窒化シリコン膜14bよりも先に窒化シリコン膜14aを形成する例について説明したが、図24に示すように、窒化シリコン膜14aよりも先に窒化シリコン膜14bを形成しても良い。このような場合においても、n型MISFETのチャネル形成領域に引っ張り応力、p型MISFETのチャネル形成領域に圧縮応力を別々に与えることができるため、n型及びp型MISFETのドレイン電流を同時に増加することができる。

【0106】また、n型MISFET上の窒化シリコン 膜14bを等方性プラズマエッチングで除去する際、ゲ ート電極6の表面のシリサイド層12、n型半導体領域10の表面のシリサイド層12、n型半導体領域10の表面におけるシリサイド層12のサイドウォール9側の端部、並びにサイドウォールスペーサ9を絶縁膜13で覆った状態で行うことにより、サイドウォールスペーサ9の後退に関する問題、シリサイド層12の削れに関する問題を生じることなく、n型MISFET上の窒化シリコン膜14bを等方性プラズマエッチングで除去することができる。

【0107】なお、実施形態1及びその変形例では、酸化シリコン膜からなる絶縁膜13を窒化シリコン膜14 aの加工時のエッチングストッパとして用いた例について説明したが、これに限定されるものではなく、窒化シリコン膜14aの等方性ドライエッチングに対して選択比がとれるものであれば他の絶縁膜を用いてもよい。

【0108】(実施形態2)図25は、本発明の実施形態2である半導体装置の概略構成を示す模式的断面図であり、図26及び図27は、本発明の実施形態2である半導体装置の製造工程中における模式的断面図である。図25乃至図27において、向かって左側がn型MISFETであり、右側がp型MISFETである。図25に示すように、本実施形態2の半導体装置は、前述の実施形態1においてエッチングストッパとして使用された絶縁膜13を除去した構成となっている。

【0109】前述の実施形態1のように絶縁膜13を残した場合(図18参照)、ゲート電極6、サイドウォールスペーサ9及び絶縁膜13による段差部35aの最下部に窒化シリコン膜(14a,14b)の応力が集中するため、窒化シリコン膜(14a,14b)の応力の起点がサイドウォールスペーサ9の側壁に残存する絶縁膜13によってMISFETのチャネル形成領域から離れてしまい、窒化シリコン膜(14a,14b)の膜応力によってチャネル形成領域に応力を発生させる効果が減少してしまう。従って、絶縁膜13は出来るだけ除去することが望ましい。

【0110】但し、実施形態1のように、窒化シリコン膜14bよりも先に窒化シリコン膜14aを形成する場合には、p型MISFET上の窒化シリコン膜14aを除去する工程において絶縁膜13が必要であり、実施形態1の変形例のように、窒化シリコン膜14aよりも先に窒化シリコン膜14bを形成する場合には、n型MISFET上の窒化シリコン膜14bを除去する工程において絶縁膜13が必要であるため、これらの工程を考慮して絶縁膜13を除去する。

【0111】窒化シリコン膜14bよりも先に窒化シリコン膜14aを形成する場合、n型MISFET上の絶縁膜13の除去は、図26に示すように、窒化シリコン膜14aを形成する工程の前に行い、p型MISFET上の絶縁膜13の除去は、図27に示すように、p型MISFET上の窒化シリコン膜14aを除去した後に行

う、

【0112】窒化シリコン膜14aよりも先に窒化シリコン膜14bを形成する場合、p型MISFET上の絶縁膜13の除去は、窒化シリコン膜14bを形成する工程の前に行い、n型MISFET上の絶縁膜13の除去は、n型MISFET上の窒化シリコン膜14bを除去した後に行う。n型MISFET上の絶縁膜13の除去は、p型MISFET上を例えばフォトレジストマスク等で覆った状態で行い、p型MISFET上の絶縁膜13の除去は、n型MISFET上を例えばフォトレジストマスク等で覆った状態で行う。

【0113】n型MISFETL、若しくは<math>p2MISFETLの絶縁膜13の除去は、段差部にエッチング残りが発生しない等方性ドライエッチングで行うことが望ましい。酸化シリコン膜からなる絶縁膜13の等方性ドライエッチングとしては、一般的に、 CF_4 に H_2 ガスを混合したガス、或いは CF_3 ガスを用いた等方性プラズマエッチングが使用されている。この等方性プラズマエッチングでは、シリコンやシリサイド層に対して十分に選択比をとることができるため、p基板1、シリサイド層12、並びにサイドウォールスペーサ9等が大きく削られてしまう様なことはない。

【0114】なお、本実施形態2では、n型MISFE T上及びp型MISFET上の両方の絶縁膜13を除去する例について説明したが、何れか一方の絶縁膜13を 残すようにしても良い。

【0115】(実施形態3)図28は、本発明の実施形態3である半導体装置の製造工程中における模式的断面図である。図28において、向かって左側がn型MISFETである。

【0116】前述の実施形態1では、堆積法で形成された酸化シリコン膜からなる絶縁膜13を窒化シリコン膜14aの加工時のエッチングストッパとして用いた例について説明したが、本実施形態3では、熱酸化法で形成された酸化シリコン膜からなる絶縁膜21を窒化シリコン膜14aの加工時のエッチングストッパとして用いている。熱酸化法による絶縁膜21の形成は、サリサイド構造のn型及びp型MISFETを形成する工程の後であって、窒化シリコン膜14a及び14bを形成する工程の前に行う。

【0117】熱酸化法では、図28に示すように、ゲート電極6の表面のシリサイド層12上、及び半導体領域(10,11)の表面のシリサイド層12上にこれらのシリサイド層12を覆うようにして絶縁膜21を選択的に形成することができる。従って、前述の実施形態1のように、窒化シリコン膜14bを形成する場合や、前述の実施形態1の変形例のように、窒化シリコン膜14aを形成する場合においても、窒化シリコン膜14bを形成する場合においても、窒化シリコン膜(14a,14b)を等方性ドライエッチングで加工す

る時に生じる不具合を絶縁膜21で抑制することができる。

【0118】(実施形態4)図29は、本発明の実施形態4である半導体装置の製造工程中における模式的断面図である。図29において、向かって左側がn型MISFETである。

【0119】前述の実施形態1では、堆積法で形成された酸化シリコン膜からなる絶縁膜13を窒化シリコン膜14aの加工時のエッチングストッパとして用いた例について説明したが、本実施形態4では、サイドウォールスペーサ9の側壁に形成された酸化シリコン膜からなるサイドウォールスペーサ22を窒化シリコン膜14aの加工時のエッチングストッパとして用いている。サイドウォールスペーサ22の形成は、サリサイド構造のn型及びp型MISFETを形成する工程の後であって、窒化シリコン膜14a及び14bを形成する工程の前に行う。サイドウォールスペーサ22は、サイドウォールスペーサ9と同様の方法で形成される。

【0120】このように、サイドウォールスペーサ9の側壁に酸化シリコン膜からなるサイドウォールスペーサ22を形成することにより、半導体領域(10,11)の表面におけるシリサイド層12のサイドウォールスペーサ9をサイドウォールスペーサ22で覆うことができるため、前述の実施形態1のように、窒化シリコン膜14bよりも先に窒化シリコン膜14aよりも先に窒化シリコン膜14bを形成する場合においても、窒化シリコン膜14bを形成する場合においても、窒化シリコン膜14bを形成する場合においても、窒化シリコン膜(14a,14b)を等方性ドライエッチングで加工する時に生じる不具合、特にサイドウォールスペーサ9の後退に関する不具合をサイドウォールスペーサ22で抑制することができる。

【0121】なお、本実施形態4では、酸化シリコン膜からなるサイドウォールスペーサ22を窒化シリコン膜(14a,14b)の加工時のエッチングストッパとして用いた例について説明したが、これに限定されるものではなく、窒化シリコン膜(14a,14b)の加工時の等方性ドライエッチングに対して選択比がとれるものであれば他の絶縁膜を用いてもよい。

【0122】(実施形態5)図30は、本発明の実施形態5である半導体装置の概略構成を示す模式的断面図である。図30において、向かって左側がn型MISFETであり、右側がp型MISFETである。

【0123】前述の実施形態1では、サリサイド構造の 相補型MISFETを有する半導体装置に本発明を適用 した例について説明したが、本実施形態5では、シリサ イド層を持たない相補型MISFETを有する半導体装 置に本発明を適用した例について説明する。

【0124】図30に示すように、本実施形態5の半導体装置は、基本的に前述の実施形態1と同様の構成にな

っており、n型及びp型MISFETの構造が異なっている。即ち、本実施形態5のn型及びp型MISFETは、ゲート電極6の表面、並びに半導体領域(10,11)の表面にシリサイド層を持たない構造になっている。本実施形態5の半導体装置は、シリサイド層を形成する工程を除いて前述の実施形態1で説明した方法で形成されている。

【0125】p型MISFET上の窒化シリコン膜14 aを等方性ドライエッチングで除去する際、実施形態1のようにp型MISFETがサリサイド構造の場合は、シリサイド層12がエッチングストッパの役目を果たすため、ゲート電極6においてはシリサイド層12下の多結晶シリコン膜、ソース領域及びドレイン領域においてはシリサイド層12下のp型半導体領域11が窒化シリコン膜14aの加工時のオーバーエッチングによって削られてしまうことはないが、本実施形態5のようにp型MISFETがゲート電極6の表面やp型半導体領域11の表面にシリサイド層12を持たない構造の場合は、図23に示すように、ゲート電極6の多結晶シリコン膜、ソース領域及びドレイン領域のp型半導体領域11が削られてしまう。

【0126】このような問題は、窒化シリコン膜14aを形成する工程の前に、ゲート電極6上、並びにp型半導体領域11上をエッチングストッパとして機能する絶縁膜13で覆っておくことにより解決することができる。

【0127】本実施形態5ではエッチングストッパとして絶縁膜13を用いている。この絶縁膜13は堆積法で形成されている。堆積法は、ゲート電極6上及びp型半導体領域11上を一括して絶縁膜13で覆うことができるため、ゲート電極6及びp型半導体領域11の削れを同時に抑制できる。

【0128】なお、本実施形態5では、窒化シリコン膜14bよりも先に窒化シリコン膜14aを形成する例について説明したが、窒化シリコン膜14aよりも先に窒化シリコン膜14bを形成する場合においても、同様の効果が得られる。

【0129】また、本実施形態5では、エッチングストッパとして絶縁膜13を用いた例について説明したが、 熱酸化法で形成した絶縁膜21をエッチングストッパと して用いる場合においても、同様の効果が得られる。

【0130】また、本実施形態5のシリサイド層を持たないMISFETは、例えば、前述した実施形態1~4のシリサイド層を持つMISFETと同一基板上に形成され、ソース領域又はドレイン領域と基板との間の(接合)リーク電流を低減したいMISFET及び回路を構成する。即ち、接合リーク電流を低減する必要のあるMISFETを本実施形態5のシリサイド層を持たないMISFETで構成し、高速動作を必要とするMISFETを実施形態1~4のシリサイド層を持つMISFET

で形成する。これにより、低消費電力化及び高速動作が図れる。

【0131】また、絶縁膜13は、シリサイド層を持たないMISFET及びシリサイド層を持つMISFET上に同一工程で堆積することができるので、製造工程を増やさずに低消費電力及び高速動作が可能な半導体装置を形成することができる。

【0132】また、シリサイド層を持つMISFETとシリサイド層を持たないMISFETとを同一基板に形成する場合、シリサイド層を持つMISFETにおいては、図25に示すように、エッチングストッパとして機能する絶縁膜13を設けない構造とし、シリサイド層を持たないMISFETにおいては、図30に示すように、エッチングストッパとして機能する絶縁膜13を設けた構造としても良い。

【0133】この場合、シリサイド層を持つMISFE T上の絶縁膜13の除去は、シリサイド層を持つMIS FETのチャネル形成領域に応力を発生させる第1の膜 を先に形成するか、それともシリサイド層を持たないM ISFETのチャネル形成領域に応力を発生させる第2 の膜を先に形成するかで異なる。例えば、シリサイド層 を持つMISFETがn型、シリサイド層を持たないM ISFETがp型の場合、第1の膜(窒化シリコン膜1 4 a)を先に形成する場合は、図26 (図中右側のp型 MISFETをシリサイド層を持たないp型MISFE Tに置き換えて参照)に示すように、窒化シリコン膜1 4 aを形成する工程の前に、シリサイド層を持つMIS FET上の絶縁膜13を選択的に除去し、第2の膜(窒 化シリコン膜14b)を先に形成する場合は、シリサイ ド層を持つMISFET上の窒化シリコン膜14bを選 択的に除去する工程の後であって、窒化シリコン膜14 aを形成する工程の前に、シリサイド層を持つMISF ET上の絶縁膜13を選択的に除去する。また、シリサ イド層を持つMISFETがp型、シリサイド層を持た ないMISFETがn型の場合も、同様にして、シリサ イド層を持つMISFET上の絶縁膜13を選択的に除 去する。

【0134】(実施形態6)図31は、本発明の実施形態6である半導体装置の概略構成を示す模式的断面図であり、図32乃至図35は、本発明の実施形態6である半導体装置の製造工程中における模式的断面図である。図31乃至図35において、向かって左側がn型MISFETであり、右側がp型MISFETである。

【0135】本実施形態6は、n型MISFETのチャネル形成領域に引っ張り応力を発生させる膜上に、p型MISFETのチャネル形成領域に圧縮応力を発生させる膜を重ねて、n型及びp型MISFETのドレイン電流の増加を狙ったものである。

【0136】図31に示すように、n型及びp型MIS FETは、窒化シリコン膜14aで覆われている。ま た、p型MISFETは、窒化シリコン膜 14 bで覆われている。即ち、n型MISFET上には窒化シリコン膜 14 aのみが存在し、p型MISFET上には窒化シリコン膜 14 a及び 14 bが存在している。

【0137】n型MISFET上には窒化シリコン膜14aのみが存在しているため、n型MISFETのチャネル形成領域には窒化シリコン膜14aの引っ張り応力のみが加わるが、p型MISFET上には窒化シリコン膜14a及び14bが存在しているため、p型MISFETのチャネル形成領域には窒化シリコン膜14aの引っ張り応力及び窒化シリコン膜14bの圧縮応力が加わる。従って、少なくとも窒化シリコン膜14aの引っ張り応力よりも絶対値が大きい圧縮応力をもつ窒化シリコン膜14bを用いるこで、p型MISFETのチャネル形成領域に圧縮応力を発生させることができる。

【0138】なお、本実施形態6では、圧縮応力を持つ 窒化シリコン膜14bが引っ張り応力を持つ窒化シリコ ン膜14aよりも上層に形成されているため、p型MI SFETのチャネル形成領域に対する膜応力の起点は、 窒化シリコン膜14aよりも窒化シリコン膜14bの方 が遠くなっている。従って、このような場合には、窒化 シリコン膜14aの引っ張り応力よりも絶対値が2倍以 上の圧縮応力をもつ窒化シリコン膜14bを用いること が望ましい。

【0139】次に、本実施形態6の半導体装置の製造について、図32乃至図35を用いて説明する。図32に示すように、前述の実施形態1と同様のプロセスで、サリサイド構造のn型及びp型MISFETを形成する。【0140】次に、図33に示すように、n型及びp型MISFET上を含むp型基板1の回路形成面上の全面に、例えば100~120nm程度の厚さの窒化シリコン膜14aをプラズマCVD法で形成する。窒化シリコン膜14aの形成は、例えば高周波電力350~400Wの条件で行なう。

【0141】次に、図34に示すように、n型及びp型 MISFET上を含むp型基板1上の全面に、例えば50nm程度の厚さの酸化シリコン膜からなる絶縁膜15をCVD法で形成し、その後、n型及びp型MISFET上を含むp型基板1上の全面に、例えば $100\sim20$ 0nm程度の厚さの窒化シリコン膜14bをプラズマCVD法で形成する。窒化シリコン膜14bの形成は、例えば高周波電力 $600\sim700$ Wの条件で行なう。

【0142】この工程において、最終的にp型MISF ETのチャネル形成領域に圧縮応力が発生するように、 少なくとも窒化シリコン膜14aの引っ張り応力よりも 絶対値が大きい圧縮応力を持つ窒化シリコン膜14bを 形成する。本実施形態では、窒化シリコン膜14aの引 っ張り応力よりも絶対値が2倍以上の圧縮応力をもつよ うに窒化シリコン膜14bを形成した。

【0143】次に、窒化シリコン膜14b上に、p型M

ISFET上を選択的に覆うフォトレジストマスクRM3を形成し、その後、フォトレジストマスクRM3をエッチングマスクにしてエッチング処理を施して、図35に示すように、n型MISFET上の窒化シリコン膜14bの加工は等方性ドライエッチングで行う。この後、フォトレジストマスクRM3を除去することにより、図31に示す状態となる。

【0144】このように、n型及びp型MISFET上に窒化シリコン膜14aを形成し、その後、p型MISFET上に、窒化シリコン膜14aの引っ張り応力よりも絶対値が大きい圧縮応力を持つ窒化シリコン膜14bを選択的に形成することにより、p型MISFETのチャネル形成領域に圧縮応力を発生させることができるため、本実施形態においても、n型MISFET及びp型MISFETのドレイン電流を同時に増加することができる。

【0145】また、本実施形態6では、p型MISFE T上の窒化シリコン膜14aの除去を行っていないため、前述の実施形態1のようにエッチングストッパとして機能する絶縁膜13を形成する必要がない。従って、前述の実施形態1と比較して製造工程数を簡略化できる。

【0146】なお、本実施形態6では、n型及びp型MISFET上を覆う窒化シリコン膜14aの後に、p型MISFET上のみを覆う窒化シリコン膜14bを形成した例について説明したが、p型MISFET上のみを覆う窒化シリコン膜14bは、n型及びp型MISFET上を覆う窒化シリコン膜14aの前に形成しても良い。但し、この場合は、前述の実施形態1のように、窒化シリコン膜14bの加工時にエッチングストッパとして機能する絶縁膜が必要となる。

【0147】図36は、本発明の実施形態6の変形例である半導体装置の概略構成を示す模式的断面図である。図36において、向かって左側がn型MISFETであり、右側がp型MISFETである。

【0148】前述の実施形態6では、n型及びp型MISFET上に引っ張り応力を持つ窒化シリコン膜14aを形成し、更に、p型MISFET上に、窒化シリコン膜14aの引っ張り応力よりも絶対値が大きい圧縮応力を持つ窒化シリコン膜14bを選択的に形成して、n型及びp型MISFETのドレイン電流を同時に増加させた例について説明したが、図36に示すように、n型及びp型MISFET上に圧縮応力を持つ窒化シリコン膜14bを形成し、更に、n型MISFET上に、窒化シリコン膜14bの圧縮応力よりも絶対値が大きい引っ張り応力を持つ窒化シリコン膜14aを選択的に形成しても良い。このような場合においても、n型MISFET及びp型MISFETのドレイン電流を同時に増加することができる。

【0149】なお、図36では、n型及びp型MISFET上を覆う窒化シリコン膜14bの後に、n型MISFET上のみを覆う窒化シリコン膜14aを形成した例について図示しているが、n型MISFET上のみを覆う窒化シリコン膜14aは、n型及びp型MISFET上を覆う窒化シリコン膜14bの前に形成しても良い。但し、この場合は、前述の実施形態1のように、窒化シリコン膜14bの加工時にエッチングストッパとして機能する絶縁膜が必要となる。

【0150】(実施形態7)図37は、本発明の実施形態7である半導体装置の概略構成を示す模式的断面図であり、図38及び図39は、本発明の実施形態7である半導体装置の製造工程中における模式的断面図である。図37乃至図39において、向かって左側がn型MISFETである。本実施形態7は、1つの窒化シリコン膜で、n型及びp型MISFETのドレイン電流の増加を狙ったものである。

【0151】図37に示すように、n型及びp型MISFETは、1つの窒化シリコン膜24で覆われている。窒化シリコン膜24は、n型MISFETのチャネル形成領域に引っ張り応力を発生させる第1の部分24aと、p型MISFETのチャネル形成領域に圧縮応力を発生させる第2の部分24bとを有し、第1の部分24aはn型MISFET上にそのゲート電極6を覆うようにして形成され、第2の部分24bはp型MISFET上にそのゲート電極6を覆うようにして形成されている。第2の部分24bは、Si及びNの元素濃度が第1の部分24aよりも高くなっている。以下、本実施形態7の半導体装置の製造について、図38及び図37を用いて説明する。

【0152】前述の実施形態1と同様のプロセスで、サリサイド構造のn型及びp型MISFETを形成した後、図38に示すように、n型及びp型MISFET上を含むp型基板1の回路形成面上の全面に、n型MISFETのチャネル形成領域に引っ張り応力を発生させる窒化シリコン膜24をプラズマCVD法で形成する。窒化シリコン膜24の形成は、例えば高周波電力350~400Wの条件で行なう。

【0153】次に、n型MISFET上を覆い、かつp型MISFET上に開口を有するフォトレジストマスクRM4を窒化シリコン膜24上に形成し、その後、図39に示すように、フォトレジストマスクRM4をマスクにして、フォトレジストマスクRM4から露出する窒化シリコン膜24中(p型MISFET上の窒化シリコン膜24中)に、Si及びNの元素をイオン打ち込み法で導入する。イオン打ち込みは、膜の深さ方向全般にわたってこれらの元素が導入されるように、深さ方向における元素濃度のピーク値(Rp)が膜厚の1/2程度となる加速エネルギー、ドース量が $1\times10^{15}/cm^2$ 以上の条件で行う。この工程において、第1の部分24a

と、この第1の部分24aよりも元素濃度が高い第2の部分24bとを有する窒化シリコン膜24が形成される。

【0154】次に、フォトレジストマスクRM4を除去した後、熱処理を施して窒化シリコン膜24の第2の部分24bを活性化する。この工程において、窒化シリコン膜24の第2の部分24bがp型MISFETのチャネル形成領域に圧縮応力を発生させる膜に変換する。従って、図37に示すように、窒化シリコン膜24は、n型MISFETのチャネル形成領域に引っ張り応力を発生させる第1の部分24aと、p型MISFETのチャネル形成領域に圧縮応力を発生させる第2の部分24bとを有する構成となる。

【0155】このようにして窒化シリコン膜24を形成することにより、本実施形態7においても、n型MISFET及びp型MISFETのドレイン電流を同時に増加することができる。

【0156】また、本実施形態7では、p型MISFE T上の窒化シリコン膜24の除去を行っていないため、 前述の実施形態1のようにエッチングストッパとして機 能する絶縁膜13を形成する必要がない。従って、前述 の実施形態1と比較して製造工程数を簡略化できる。

【0157】また、本実施形態7では、n型及びp型MISFETのドレイン電流が増加するように1つの窒化シリコン膜24で制御できるため、前述の実施形態1と比較して、窒化シリコン膜の被膜工程が1回で済む。従って、窒化シリコン膜の被膜工程とその加工工程を省略でき、製造工程を簡略化できる。

【0158】図40は、本発明の実施形態7の変形例である半導体装置の製造工程中における模式的断面図である。前述の実施形態7では、Si及びNの元素を導入する方法として、p型基板1に対して垂直に元素をイオン注入する方法を適用した場合を示したが、図40に示すように、p型基板1に対して斜めに元素をイオン注入する方法を適用しても良い。この場合、サイドウォールスペーサ9の側壁を覆っている窒化シリコン膜24のゲート側壁部分(段差部分)にも元素を導入することができる。この結果、より一層の圧縮応力発生効果を得ることができる。

【 0 1 5 9 】 (実施形態8)図4 1 は、本発明の実施形態8である半導体装置の概略構成を示す模式的断面図である。本実施形態8 は、縦型ダブルゲート構造の相補型MISFETを有する半導体装置に本発明を適用した例である。

【0160】図41に示すように、本実施形態8の半導体装置は、SOI(Silicon On Insulator)構造の半導体基板(以下、単に基板と呼ぶ)40を主体に構成されている。基板40は、例えば、半導体層40aと、この半導体層40a上に設けられた絶縁層40bと、この

絶縁層40b上に設けられた半導体層40cとを有する構成になっている。半導体層40a及び40cは例えば単結晶シリコンからなり、絶縁層40bは例えば酸化シリコンからなる。

【0161】半導体層40cは、複数の素子形成部に分割され、各素子形成部にn型MISFET、若しくはp型MISFETが形成されている。n型MISFETが形成される半導体層40cにはp型ウエル領域2が設けられ、p型MISFETが形成される半導体層40cにはn型ウエル領域3が設けられている。各半導体層40cは、絶縁層40b上に設けられた絶縁膜41で周囲を囲まれ、互いに絶縁分離されている。

【0162】本実施形態8のn型及びp型MISFETは、チャネル形成領域として使用される半導体層40cを基板40の平面方向(表面方向)から2つのゲート電極6で挟み込んだダブルゲート構造になっている。また、n型及びp型MISFETは、ドレイン電流が基板40の厚さ方向に流れる縦型構造になっている。

【0163】n型MISFETのチャネル形成領域に引っ張り応力を発生させる窒化シリコン膜14aは、n型MISFET上にその2つのゲート電極6を覆うようにして形成され、p型MISFETのチャネル形成領域に圧縮応力を発生させる窒化シリコン膜14bは、p型MISFET上にその2つのゲート電極6を覆うようにして形成されている。

【0164】本実施形態8において、n型及びp型MISFETは、チャネル形成領域として使用される半導体層40cを基板40の平面方向から2つのゲート電極6で挟み込んだダブルゲート構造になっているため、窒化シリコン膜による応力の影響が倍増し、ドレイン電流増加割合もシングルゲート構造の従来型より増加する。

【0165】(実施形態9)図42は、本発明の実施形態9である半導体装置の概略構成を示す模式的平面図であり、図43は、図42のA-A線に沿う模式的断面図である。本実施形態9は、横型ダブルゲート構造の相補型MISFETを有する半導体装置に本発明を適用した例である。

【0166】図42及び図43に示すように、本実施形態9のn型及びp型MISFETは、チャネル形成領域として使用される半導体層40cを基板40の平面方向から2つのゲート電極6で挟み込んだダブルゲート構造になっている。また、n型及びp型MISFETは、ドレイン電流が半導体基板40の平面方向に流れる横型構造になっている。

【0167】n型MISFETのチャネル形成領域に引っ張り応力を発生させる窒化シリコン膜14aは、n型MISFET上にその2つのゲート電極6を覆うようにして形成され、p型MISFETのチャネル形成領域に圧縮応力を発生させる窒化シリコン膜14bは、p型MISFET上にその2つのゲート電極6を覆うようにし

て形成されている。

【0168】本実施形態9において、n型及びp型MISFETは、チャネル形成領域として使用される半導体層40cを基板40の平面方向から2つのゲート電極6で挟み込んだダブルゲート構造になっているため、窒化シリコン膜による応力の影響が倍増し、ドレイン電流増加割合もシングルゲート構造の従来型より増加する。

【 0 1 6 9 】 (実施形態 1 0) 図4 4 は、本発明の実施 形態 1 0 である半導体装置の概略構成を示す模式的断面 図である。本実施形態 1 0 は、横型ダブルゲート構造の 相補型 M I S F E T を有する半導体装置に本発明を適用 した例である。

【0170】図44に示すように、本実施形態10の半導体装置は、例えばp型基板1主体に構成されている。p型基板1の主面上には半導体層42が設けられている。半導体層42は、複数の素子形成部に分割され、各素子形成部にn型MISFET、若しくはp型MISFETが形成されている。n型MISFETが形成される半導体層42にはp型ウエル領域2が設けられ、p型MISFETが形成される半導体層42にはn型ウエル領域3が設けられている。各半導体層42は、p型基板1上に設けられた絶縁膜41で周囲を囲まれ、互いに絶縁分離されている。

【0171】本実施形態10のn型及びp型MISFE Tは、チャネル形成領域として使用される半導体層42 をp型基板1の厚さ方向に2つのゲート電極6で挟み込 んだダブルゲート構造になっている。また、n型及びp 型MISFETは、ドレイン電流が基板40の平面方向 に流れる横型構造になっている。

【0172】n型MISFETは、そのチャネル形成領域に引っ張り応力を発生させる2つの窒化シリコン膜14aでp型基板1の厚さ方向から挟み込まれている。一方の窒化シリコン膜14aは、p型基板1とn型MISFETとの間に設けられ、他方の窒化シリコン膜14aは、n型MISFET上を覆うようにして設けられている。

【0173】p型MISFETは、そのチャネル形成領域に圧縮応力を発生させる2つの窒化シリコン膜14bでp型基板1の厚さ方向から挟み込まれている。一方の窒化シリコン膜14bは、p型基板1とp型MISFETとの間に設けられ、他方の窒化シリコン膜14bは、p型MISFET上を覆うようにして設けられている。

【0174】本実施形態10において、n型及びp型MISFETは、チャネル形成領域として使用される半導体層40cを基板40の深さ方向から2つのゲート電極6で挟み込んだダブルゲート構造になっており、しかも2つの窒化シリコン膜で覆われているため、窒化シリコン膜による応力の影響が倍増し、ドレイン電流増加割合もシングルゲート構造の従来型より増加する。

【0175】以上、本発明者によってなされた発明を、

前記実施の形態に基づき具体的に説明したが、本発明 は、前記実施の形態に限定されるものではなく、その要 旨を逸脱しない範囲において種々変更可能であることは 勿論である。

【0176】例えば、SRAM(Static Random Access Memory)、DRAM(Dynamic Random Access Memory)、フラッシュメモリ等のメモリシステムを含む製品において、少なくともそのメモリシステムの周辺回路やロジック回路に本発明の構造を適用すると、より高性能のメモリ製品を得ることができる。

[0177]

【発明の効果】本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明によれば、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのドレイン電流の増加(電流駆動能力の向上)を図ることが可能となる。また、本発明によれば、nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタのドレイン電流比を自由に設定することが可能となる。

【図面の簡単な説明】

【図1】本発明の実施形態1である半導体装置の概略構成を示す模式的断面図である。

【図2】ドレイン電流変動率の膜応力依存性を示す特性 図である。

【図3】電流方向と膜応力方向の関係を示す模式的断面 図である。

【図4】電流方向と膜応力方向の関係を示す模式的平面 図である。

【図5】本発明の実施形態1である半導体装置の製造工程中における模式的断面図である。

【図6】図5に続く半導体装置の製造工程中における模式的断面図である。

【図7】図6に続く半導体装置の製造工程中における模式的断面図である。

【図8】図7に続く半導体装置の製造工程中における模式的断面図である。

【図9】図8に続く半導体装置の製造工程中における模式的断面図である。

【図10】図9に続く半導体装置の製造工程中における 模式的断面図である。

【図11】図10に続く半導体装置の製造工程中における模式的断面図である。

【図12】図11に続く半導体装置の製造工程中における模式的断面図である。

【図13】図12に続く半導体装置の製造工程中における模式的断面図である。

【図14】図13に続く半導体装置の製造工程中における模式的断面図である。

【図15】図14に続く半導体装置の製造工程中におけ

る模式的断面図である。

【図16】図15に続く半導体装置の製造工程中における模式的断面図である。

【図17】図16に続く半導体装置の製造工程中における模式的断面図である。

【図18】図17に続く半導体装置の製造工程中における模式的断面図である。

【図19】図18に続く半導体装置の製造工程中における模式的断面図である。

【図20】本発明を成す過程で本発明者によって見出された問題点を説明するための模式的断面図である。

【図21】本発明を成す過程の中で本発明者によって見出された問題点を説明するための模式的断面図である。

【図22】本発明を成す過程の中で本発明者によって見出された問題点を説明するための模式的断面図である。

【図23】本発明を成す過程の中で本発明者によって見出された問題点を説明するための模式的断面図である。

【図24】本発明の実施形態1の変形例を示す模式的断面図である。

【図25】本発明の実施形態2である半導体装置の概略 構成を示す模式的断面図である。

【図26】本発明の実施形態2である半導体装置の製造工程中における模式的断面図である。

【図27】本発明の実施形態2である半導体装置の製造工程中における模式的断面図である。

【図28】本発明の実施形態3である半導体装置の製造工程中における模式的断面図である。

【図29】本発明の実施形態4である半導体装置の製造工程中における模式的断面図である。

【図30】本発明の実施形態5である半導体装置の概略 構成を示す模式的断面図である。

【図31】本発明の実施形態6である半導体装置の概略 構成を示す模式的断面図である。

【図32】本発明の実施形態6である半導体装置の製造工程中における模式的断面図である。

【図33】図32に続く半導体装置の製造工程中における模式的断面図である。

【図34】図33に続く半導体装置の製造工程中におけ

る模式的断面図である。

【図35】図34に続く半導体装置の製造工程中における模式的断面図である。

【図36】本発明の実施形態6の変形例を示す模式的断面図である。

【図37】本発明の実施形態7である半導体装置の概略 構成を示す模式的断面図である。

【図38】本発明の実施形態7である半導体装置の製造工程中における模式的断面図である。

【図39】図38に続く半導体装置の製造工程中における模式断面図である。

【図40】本発明の実施形態7の変形例を示す模式的断面図である。

【図41】本発明の実施形態8である半導体装置の概略 構成を示す模式的断面図である。

【図42】本発明の実施形態9である半導体装置の概略 構成を示す模式的平面図である。


【図43】図42のA-A線に沿う模式的断面図である。

【図44】本発明の実施形態10である半導体装置の概略構成を示す模式的断面図である。


【符号の説明】

1…p型半導体基板、2…p型ウエル領域、3…n型ウエル領域、4…浅溝アイソレーション領域、5…ゲート絶縁膜、6…ゲート電極、7,10…n型半導体領域、8,11…p型半導体領域、9…サイドウォールスペーサ、12…シリサイド層、12a…高融点金属膜、13…絶縁膜、14a,14b…窒化シリコン膜、15…絶縁膜、16…層間絶縁膜、17…不純物、18…ソース・ドレイン用コンタクト孔、19…導電性プラグ、20…配線、21…絶縁膜、22…サイドウォールスペーサ、24…窒化シリコン膜、24a…第1の部分、24b…第2の部分、30…チャネル形成領域、31…ドレイン電流方向、32,33…半導体領域、34…膜、35a,35b…段差部、X…ゲート長方向、Y…ゲート幅方向、40…半導体基板、40a…半導体層、40b…絶縁層、40c…半導体層、41…絶縁膜。

【図1】









o:NMIS ゲート長 0.14 μ m

Δ:PMIS ゲート長 0.14 μ m

【図3】









【図5】

図5



【図6】





n-ch MISFET


p-ch MISFET

11


p-ch MISFET

/ 10


n-ch MISFET




【図9】




【図10】




【図20】




【図11】









【図13】




【図14】




【図15】




【図16】




【図17】









【図19】




【図21】




【図22】




【図23】




【図24】




【図25】




【図32】




【図26】




【図27】




【図33】



【図28】




【図29】



【図42】


図42




 $n\!=\!ch\ MISFET$

p-ch MISFET


【図30】









【図34】







【図36】




【図37】




【図38】




【図39】



【図40】




【図41】




【図43】

図43



【図44】

図44



【手続補正書】

【提出日】平成14年3月22日(2002.3.2 2)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0129

【補正方法】変更

【補正内容】

【0129】また、本実施形態5では、エッチングストッパとして絶縁膜13を用いた例について説明したが、 熱酸化法で形成した絶縁膜21をエッチングストッパと して用いる場合においても、同様の効果が得られる。また、本実施形態5では、エッチングストッパとして機能する絶縁膜13を残す例について説明したが、絶縁膜13は実施形態2のように除去しても良い。

【手続補正2】


【補正対象書類名】図面

【補正対象項目名】図27

【補正方法】変更

【補正内容】

【図27】



フロントページの続き

(72)発明者 鉢嶺 清太

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

(72)発明者 清水 昭博

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

(72)発明者 大木 長斗司

東京都小平市上水本町5丁目22番1号 株式会社日立超エル・エス・アイ・システム ズ内

(72)発明者 酒井 哲

東京都青梅市新町六丁目16番地の3 株式 会社日立製作所デバイス開発センタ内 (72)発明者 山本 直樹

東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内

F ターム(参考) 5F048 AA08 AB01 AB03 AC03 AC04

BA01 BA16 BB02 BB05 BB08 BB12 BC06 BD07 BE03 BF06

BG14 DA25 DA27

5F140 AA08 AA09 AA39 AB03 AC32

BA01 BC06 BE07 BF04 BF11 BF18 BG08 BG12 BG30 BG34

BG52 BG53 BH14 BH15 BJ01

BJ08 BK02 BK13 BK21 BK27 BK29 BK34 CB04 CB08 CC00

CC01 CC03 CC08 CC12 CE07

CF04

SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME

Publication number: JP2003273240

Publication date:

2003-09-26

Inventor:

HACHIMINE SEITA; SHIMIZU AKIHIRO; OOKI

NAGATOSHI; SAKAI SATORU; YAMAMOTO NAOKI

Applicant:

HITACHI LTD; HITACHI ULSI SYS CO LTD

Classification:

- international: H01L29/78; H01L21/8238; H01L27/092; H01L29/66;

H01L21/70; H01L27/085; (IPC1-7): H01L21/8238;

H01L27/092; H01L29/78

- European: Application number: JP20020076182 20020319

H01L21/8238C: H01L21/8238G

Priority number(s): JP20020076182 20020319

Also published as:

US7105394 (B2) US2003181005 (A1) CN1445838 (A) TW272680B (B) CN100362648C (C)


Report a data error here

Abstract of JP2003273240

PROBLEM TO BE SOLVED: To increase drain currents (to improve current drivability) of an ntype FET and a p-type FET.

SOLUTION: The method of manufacturing the semiconductor device having the n-type and ptype FETs formed on a semiconductor wafer has: a process (a) for generating tensile stress in the channel formation area of the n-type FET to cover gate electrodes of the p-type FET on the ntype and p-type FETs in a state of covering a semiconductor area with an insulating film between the gate electrodes and the element separation area of the semiconductor wafer; a process (b) for selectively removing the first insulating film on the p-type FET by applying etching treatment; a process (c) for forming a second insulating film for generating compression stress in the channel formation area of the p-type FET to cover the gate electrodes on the n-type and p-type FETs; and a process (d) for selectively removing the second insulating film on the n-type FET.

COPYRIGHT: (C)2003,JPO



Data supplied from the esp@cenet database - Worldwide